基于FPGA的音频编解码芯片接口设计-消费电子-与非网
驱动器内部结构框图如图5所示。控制部分提供驱动器与控制器之间的接口(包含有数据总线信号、地址总线信号和控制信号)，同时产生控制字转换单元和数字音频接口单元的控制信号；内部寄存器缓存控制字和状态字；控制字转化单元负责将控制字串行发送给WM8731，同时效验传送信号；数据音频接口单元完成WM8731与外部双口RAM的串并转换，实现对数字音频信号的发送和接收功能。
表l 状态寄存器控制字的对应定义
3.2.2 控制字转换单元
当START控制位置&1&时，将控制字寄存器中的数据串行发送给WM8731，当传输出现错误时，将状态寄存器中的ACK位置1。如图6所示。
3.2.3 数字音频接口单元
当读入数字音频标志位C1为&1&，接收WM873l芯片传来的数字音频数据并将其存入外部双口RAM中，当输出数字音频数据标志位C2为&1&时，将双口RAM中的音频数据发送给wM8731。如图7所示。
3.3 系统仿真
下面给出控制器通过该驱动模块对WM8731写控制字的时序仿真如图8所示。图中各引脚定义如表2所示。
利用FPGA对音频编解码芯片WM8731进行接口电路的设计，实现了控制接口与数字音频接口的统一控制，简化了对音频编解码芯片WM8731的使用步骤，具有扩展性好、使用简单方便、易于升级等优点，对其他芯片的接口设计也有一定的参考意义。
关注与非网微信 ( ee_focus )
限量版产业观察、行业动态、技术大餐每日推荐享受快时代的精品慢阅读
谁用起来更顺手？它的优点在哪里？未来会否会出现大一统的格局，有一款或几款工具能成为绝对的主导？你觉得谁会胜出？为什么？
旗下网站：
与非门科技(北京)有限公司 All Rights Reserved.
京ICP证:070212号
北京市公安局备案编号： 京ICP备：号Amazon CAPTCHA
请输入您在这个图片中看到的字符：
& , , Inc. or its affiliatesAVS-P3音频解码算法的研究及其在DSP平台上的实现
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
AVS-P3音频解码算法的研究及其在DSP平台上的实现
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口}