Verilog做出一个加减法器,请问这个语法有什么问题总提示subb=~b+1有问题

我要回帖

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信