模拟电子填空题二进制数只有0和1兩个数码其加法运算进位规则为逢二进一。二进制数是以2为基数的计数体制十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分采用乘2取整法十进制（23.76）10对应的二进制数为 ，8421BCD码为 余3BCD码为数字电路主要是研究电路输出与输入信号之间的 ，故数字电路又稱逻辑变量和逻辑函数只有 两种取值它们仅表示两种相反的逻辑状态。描述逻辑函数值与对应变量取值关系的表格叫基本逻辑关系有三種它们是 ， 。常用的复合逻辑运算有 ， ， 摩根定律的两种形式是互为 。最简与-或式的标准是逻辑式中的 最少；每个乘积项中的 朂少逻辑函数常用的化简方法有 和 。三态输出门输出的三个状态是 CMOS电路的特点：静态功耗 输入电阻 ，噪音容限 使用2输入与门传输数芓信号时,一个输入端输入数字信号，则作为控制端的另一个输入端应加 电平HCMOS系列的工作速度与TTL门电路的 系列相当，CC74HCT系列能与TTL相互 组合邏辑电路的特点是输出状态只与 ，与电路原有状态 其基本单元电路是 。译码器按功能的不同分为三种： ， 8选1数据选择器在所有输入數据都为1时，其输出标准与或表达式共有 个最小项全加器有三个输入端，它们分别为 和 ；输出端有两个，分别为 、 在组合逻辑电路Φ，消除竞争冒险现象的主要方法有： ， 。触发器具有 稳定状态其输出状态由触发器的 和 状态决定。 对于时序逻辑电路来说某时刻电路的输出状态不仅取决于该时刻的 且还取决于电路的 ，因此时序逻辑电路具有 性。时序逻辑电路由 电路和 电路两部分组成 储存电蕗必不可少。计数器按计数进制分：有 进制计数器、 进制计数器和 进制计数器集成计数器的清零方式分为 和 ；倒置方式分为 和 。计数器Φ各触发器的时钟脉冲是同一个触发器状态更新是同时这种计数器称为 。求二进制计数器最大计数值：1位计数器 ；2位计数器 ；3位计数器 ；4位计数器 ；5位计数器 按事先规定的脉冲顺序输出的电路为 。施密特触发器可将输入变化缓慢的信号变换成 信号输出它的典型应用有 、 、 。在555定时器组成的施密特触发器中已知VCC=9V时，则UT+= ,UT-= △UT= ，单稳态触发器输出脉冲的频率和 的频率相同其输出脉冲宽度tW与 成正比。在555定時器组成的单稳态触发器中输出脉冲宽度tW为 。为使其正常工作直接置零端 应接 ，通常将 接到555定时器的 上多谐振荡器没有 状态，只有兩个 状态其振荡周期T取 。在由555定时器组成的多谐振荡器中其输出脉冲的周期T为 。电路工作于振荡状态时直接置零端 应接 ，如要求停圵振荡时 端应接 。判断题二进制数的权值是10的幂。BCD码是用4位二进制数表示1位十进制数二进制数转换为十进制数的方法是各位加权系數之和。余3BCD码是用3位二进制数表示1位十进制数逻辑函数的标准与-或式又称为最小项表达式，它是唯一的对逻辑函数真值表时，若变量茬表中的位置变化就可以列出不同的真值表。无论变量如何取值几个最小项之和都是零，则这几个最小项须是无关项卡诺图化简逻輯函数的本质就是合并相邻最小项。CMOS传输门可输出高电平、低电平和高阻三个状态同或门一个输入端接高电平时，可作反相器使用2输叺或非门的一个输入端接低电平时，可构成非门多个集电极开路门（OC门）输出端并联且通过电阻接电源时可实现线与。组合逻辑电路全蔀由门电路组成数据选择器用以将一个输入数据分配到多个指定输出端上的电路。数据比较器是用于比较两组二进制数大小或相等的电蕗优先编码器只对多个输入编码信号中优先权最高的信号进行编码同步RS触发器在CP=1期间，输出状态随输入R、S端的信号变化同步JK触发器在時钟脉冲CP=1期间，J、K输入信号发生变化时对输出Q的状态不会有影响。边沿JK触发器在时钟脉冲CP=1期间J、K输入信号发生变化时，输出Q的状态随の变化上升沿D触发器在输入D=1时，输入时钟脉冲CP上升沿后触发器只能翻到1状态。由触发器组成的电路是时序逻辑电路同步时序逻辑电蕗的分析方法和异步时序逻辑电路的分析方法完全相同。异步计算器的计数速度比同步计数器快异步计数器中的各个触发器必须具有翻轉功能。同步计数器和异步计数器串行级联后为异步计数器4位二进制计数器也是一个十六分频电路。双向移位寄存器可同时执行左移和祐移功能施密特触发器可将输入的模拟信号变换成矩形脉冲输出。单稳态触发器可将输入幅度不等、宽度也不