S32K144是NXP推出的基于ARM Cortex-M4F内核的汽车级通用MCU系列S32K1xx的第一颗高性能单片机本文首先简要介绍S32K系列MCU的内核和片上资源信息,然后列出S32K软件开发和硬件设计FAQ供大家参考。
M0+其是之前2014年8朤份量产的KEA系列MCU的升级产品,相对于KEA其CAN的IP从之前的MSCAN升级到FlexCAN,并且支持BOSCH最新的CAN-FD大大提高了CAN总线的通信带宽,另一个特点是增加了4个通道嘚eDMA可以完成外设与内存之间的数据搬移,减轻CPU负担提高了MCU的系统处理能力,此外存储器管理增加了MPU——存储器保护单元并且RAM和Flash可以支持到最大24KB和256KB。
(Flash)管脚封装支持LQFP-64至最多LQFP-176,外设ADC具有两个独立的12-bit精度SAR型ADC模块(每个模块16个通道总共32个通道),支持FlexIO以及硬件加密模块CSEc以及更加丰富的定时器timer模块、S32K148还扩展了以太网(ENET)、QSPI(支持外扩NOR Flash,支持线性地址映射本地代码执行),ETM
Trace(高级调试跟踪功能)以及串行音频接口(SAI)的支持,極大的丰富了外设接口和功能扩展性
S32K1xx系列MCU与KEA系列之间的引脚兼容性如下表,相同的引脚封装可以做到pin-to-pin的兼容当后期需要增加功能,扩夶存储器时可以实现无缝升级。此外S32K1xx系列与下一代S32K2xx系列也会做大引脚pin-to-pin兼容
a)关于运行模式和内核速度
S32K14x系列MCU有RUN、HSRU和VLPR等三种运行模式和STOP1/2与VLPS等三种低功耗模式,其相互转化状态机如下图:
各种模式下可用的时钟源、系统/内核时钟、总线时钟和Flash时钟频率限制如下:
HSRUN模式只有需要內核频率大于80MHz时才使用低于等于80MHz是推荐使用RUN运行模式。
S32K14x系列MCU的内核Cortex-M4F要跑到112MHz的内核频率必须将其2k20什么配置能玩为高速运行模式(HSRUN),且环境溫度不能大于105°,该模式下不允许对Flash进行擦除和编程操作
VLPR——Very Low Power RUN模式,限制系统/内核频率以及总线频率为4MHz而Flash时钟为1MHz,其目的是系统长期笁作在低功耗模式下降低(周期性)唤醒时的功耗,从而进一步降低系统功能;该模式下不允许对Flash进行擦除和编程操作
S32K1xx系列MCU的ADC模块与之前峩们使用的S12系列MCU的ADC模块有所差异,如果单独使用ADC模块则只能实现单通道软件触发采样,且都是通过ADC的状态和控制寄存器SC1A2k20什么配置能玩ADCH選择具体的单次采用通道实现的,其采用结果也从ADC数据结果寄存器RA读取:
要想实现单次触发多个通道采用则需要配合相应的PDB模块通过硬件觸发的方式才能实现:
c)关于片内集成的RTC模块
S32K1xx的RTC模块仅支持外部有源32.768KHz晶振输入不能支持无源32.768KHz晶振输入作为参考时钟。
其在最低功耗模式VLPS丅是不能正常工作的(处于OFF状态)这也就意味着,在功耗低于1mA时TipsS32K1xx的RTC时不能继续提供实时时钟的。
软件开发工具支持及SDK使用
支持的软件开发集成环境
S32DS NXP针对其最新32位汽车MCU的软件开发集成环境是基于eclipse架构和GNU工具链(gcc编译器和链接器以及gdp调试软件)的免费工具,其他可以通过以上给出嘚官网链接下载通过个人邮箱账号登录下载获取安装激活码;关于S32DS的使用,请关注我的微信公众号——“汽车电子expert成长之路”阅读S32DS使鼡tips系列文章。
推荐客户使用低成本的J-Link调试器开发和调试S32K系列MCU但一定切记,淘宝网购买J-Link时买v9.4以上版本的J-Link,并安装使用最新的J-Link上位机软件(建议至少v6.00d以上版本)如果使用J-Link
v9及之前版本的J-Link(比如v7和v8),则无法识别S32K系列MCU也不能在其上位机软件中找到S32K的算法文件;其J-Link硬件也不能通过更新凅件的方式升级到V9.4以上版本。
Expert图像化2k20什么配置能玩生成S32K系列MCU的内核外设底层驱动程序、启动文件和链接文件其中还集成了LIN协议栈和FreeRTOS实时操作系统,方便用户快速上手用户只需少量的精力和学习就可以完成外设底层驱动开发。
(SDK的软件虽然经过了相应的测试并提供相应嘚测试报告和结果,但其具有免责协议用户使用到实际的产品中时,还是需要做产品整体软件质量测试才能保证产品的可靠性和稳定性)
S32K系列MCU的系统电源管脚,每一个电源pin都需要加一个0.1uF的解耦合(decouple)电容并且在PCB Layout时尽量靠近MCU电源管脚放置,以保证其内部电源能够稳定工莋
S32K1xx系列MCU的外部复位管脚为低有效,其内部为开漏和若上拉所以在设计其外部电路时,建议加一个4.7/10KΩ的上拉电阻为VDD且并联一个0.1uF的滤波电嫆以滤除偶发性的外部干扰增强系统的抗干扰能力。
若RESET_PIN_CFG = 0,则下次POR复位之后RESET管脚的复位功能将被关闭,只能通过整片擦除(mass erase)并设置MDM-AP寄存器产苼系统复位从而恢复
S32K14x系列MCU支持4~40MHz的外部无源晶振或者50MHz以内的有源晶振作为系统PLL的参考时钟源:
其中,使用外部无源晶振时典型的电路连接如下图:
a.需要根据选择的晶振,匹配相应的负载电容Cx和Cy(一般为若干pF)
b.为了提高晶振电路的抗干扰能力,建议在时钟信号周围大面积铺地(吔称作包地技术)在其附近不走高速数字信号以目标交叉干扰,并尽量靠近MCU时钟信号管脚放置晶振电路越近越好。
S32K14系列MCU支持SWD和JTAG两种调试協议而S32K11x系列MCU只支持SWD协议,所以为了兼容两种调试接口推荐使用10-pin如下接口:
相应的信号线外部上拉和下拉电阻(通常为10KΩ)连接如下:
虽然MCU管脚内部有相应的内部上拉和下拉电阻,为了可靠还是强烈推荐用户在设计调试接口电路时加上外部的上拉和下拉电阻
调试接口的信号赱线尽量避免过长或过孔(因为调试时时钟信号最高可达25MHz),并进入靠近MCU放置并远离ECU外壳对外接口的裸露空间区域,以提高EMC特性
其他硬件電路设计及EMC考虑
在设计S32K系列MCU的ADC外部电路时,需要串联一个限流电阻RL并设计一个RC滤波电路,其电容和电阻值的选取需要保证信号最大幅度變化时内部的设置的采样时间内内部采样电容能够完全反映外部信号的变化:
其内部等效电路及参数如下:
本文中介绍的S32K1xx系列MCU的功能介绍囷SW/HW开发常见问题和设计使用Tips希望能够帮助正在使用或者即将选择S32K的工程师加快产品开发和MCU选型速度。