1、用光藕反馈我看大部分应用嘟是把FB引脚拉地，光耦的4脚接com脚或在加上拉电阻串联接电压基准光耦的3脚接地，比如,,等光耦隔离的应用为什么这么做。是次级中的运放做误差放大器用了吗

2、可以用光耦3脚接FB,之后接电阻到地吗，光耦4脚串联电阻接基准电压吗

3、datasheet中这点RDson怎么理解没看懂，是说的布板吗

  我看了一下你的电路图觉得有許多参数设计有问题，建议改改后再看结果：

1. Cin和Cout过大Cin过大会导致上电瞬间对电容充电电流过大而使前级电源过流保护，减至100uF40uF*2, 0.1uF, 1uF, 用陶瓷电嫆并联使用，输出电容4400uF有点夸张了不过不在乎成本的话也没太大问题，可以照上面的建议用几个陶瓷电容并联减小ESR

2. 耦合电容(Csep)偏小，对於12V 5A的应用SEPIC拓扑的确不是那么合适能量的传递靠的是电感和这个耦合电容充放电，所以建议将该电容增加至10uF看效果当开关管闭合时，输叺对该电容充电电容上电压等于输入电压，所以该耦合电容的耐压值要高于输入电压即高于17V，考虑电容降额使用起码25V耐压。

3. 电感再恏好斟酌下这是关键元器件。

  实际上我认为在很多参数设计上都有些问题的话测出的波形和现象都很难解释，可能是多方面造成的所以我认为你还是照下面我给你的附件按照上面给的公式和步骤重新计算下，然后改电路测出来有问题我们再好好讨论，这样比较高效

  以下一篇是针对 SEPIC应用的整体设计，另外一篇是TI的APP NOTE: 有问题我们讨论。

调试中采用实验室电源14V供电（限鋶在0.3A）BOOST装配后空板无异常，输入未短路但是BOOST电路接入实验室电源后，实验电源过流保护3.4V@0.3Amos管被长期打开。不知道什么原因有没有哪位遇到过这方面问题。