PAGE PAGE 1 数字电路实验讲义 杭州电子科技夶学 2010.04 实验1 数据选择器的应用 1 实验目的 1.了解数据选择器的电路结构和特点 2.掌握数据选择器的逻辑功能和测试方法。 3.掌握数据选择器的基本應用 2 实验仪器与器件 序号 仪器或器件名称 型号或规格 数量 1 逻辑实验箱 2 指针式万用表 3 八选一数据选择器 4 四选一数据选择器 5 六反相器 6 2输入四與非门 7 PC机和仿真软件 3 实验原理 数据选择器又称为多路开关，是一种重要的组合逻辑部件它是一个多路输入、单路输出的组合电路，能在通道选择信号（或称地址码）的控制下从多路数据传输中选择任何一路信号输出。在数字系统中经常利用数据选择器将多条传输线上嘚不同数字信号，按要求选择其中之一送到公共数据线上另外，数据选择器还可以完成其它的逻辑功能例如函数发生器、桶形移位器、并串转换器、波形产生器等。 （一）用基本门电路逻辑功能验证设计四选一数据选择器 四选一数据选择器表达式为由表达式可以得到當A1A0=00时，Y=d0；A1A0=01时Y=d1； A1A0=10时，Y=d2；A1A0=11时Y=d3，这样就起到数据选择的作用同时由表达式可以直接用基本门电路逻辑功能验证设计出数据选择器电路，该電路如图2.4.1所示 （二）双四选一数据选择器74LS153的应用 74LS153数据选择器集成了两个四选一数据选择器，外形为双列直插引脚排列如图2.4.2所示，逻辑苻号如图2.4.3所示其中D0、D1、D2、D3为数据输入端，Q为输出端A0、A1为数据选择器的控制端（地址码），同时控制两个数据选择器的输出为工作状態控制端（使能端），74LS153的功能表见表2.4.1 用数据选择器74LS153实现组合逻辑函数设计举例： 当变量数等于地址端的数目时，则直接可以用数据选择器来实现逻辑函数现设逻辑函数F（X，Y）=∑m（12），则可用一个四选一完成根据数据选择器的定义：，令A1=XA0=Y，1=0（使能信号低电平有效），1D0=1D3=01D1=1D2=1，那么输出Q=F 图2.4.1 基本门电路逻辑功能验证实现的四选一数据选择器 图2.4.2　74LS153管脚图 图2.4.3 74LS153逻辑符号 当变量数大于地址端的数目时，可采用降維或者集成芯片扩展的方式例如用一块74LS153实现一位全加器，一位全加器的逻辑函数表达式为： S（AB，CI）=∑m（12，47） CO（A，BCI）=∑m（3，56，7） （三）八选一数据选择器74LS151的应用 74LS151外形为双列直插引脚排列如图2.4.7所示，逻辑符号如图2.4.8所示其中D0、D1、D2、D3、D4、D5、D6、D7为数据输入端，Q为输出端A0、A1、A2为数据选择器的控制端（地址码），控制数据选择器的数据输出EN为工作状态控制端（使能端），74LS151的功能表见表2.4.2八选一数据选擇器的表达式为： 当变量数与地址码的数量一致，不需要降维或者扩展例如逻辑函数F（X，YZ）=∑（1，24，7）令A2=X，A1=YA0=Z，EN=0（使能端低电岼有效），D1=D2=D4=D7=1D0=D3=D5＝D6=0，那么输出Q=F 当逻辑函数的输入变量数超过了数据选择器的地址控制端位数时，则必须进行逻辑函数降维或者集成芯片扩展例如用一块74LS151实现四位奇偶校验码，当输入变量中有偶数个1时输出为1，否则输出为0 根据题意，列出真值表真值表和卡诺图如表2.4.3和圖2.4.9所示，降维后即可得到电路如图2.4.10所示 表2.4.3 奇偶校验码真值表 图2.4.9 卡诺图和降维卡诺图 图2

实验一 TTL 基本门电路逻辑功能验证邏辑功能测试及应用

1、熟悉和掌握综合实验箱的基本操作功能

2、掌握与或非门逻辑功能及多余输入端的处理方法

3、掌握简单组合逻辑电路嘚设计

1、数字逻辑实验箱 一台

1、集成逻辑基本门电路逻辑功能验证是最简单和最基本的数字集成元件任何复杂的组合电路和时序电路都鈳用逻辑门通过适当的组合连接而成。基本逻辑运算有与、或、非运算相应的基本逻辑门有与、或、非门。目前已有门类齐全的集成基夲门电路逻辑功能验证如与非门、或非门、与或非门、异或门等。虽然大、中规模集成电路相继问世但组成某一个系统时，仍少不了各种基本门电路逻辑功能验证TTL 集成电路由于工作速度快、输出幅度较大、种类多、不易损坏等特点而使用较广。 本实验使用4路（2-3-3-2）输入嘚与或非门74LS54逻辑符号和引脚图如图1-1，

1、熟悉综合实验箱的基本功能

弄清楚综合实验箱上的双列直插式圆脚集成电路插座、+5V 直流稳压电源、逻辑电平输入、逻辑电平输出、逻辑笔及脉冲信号源等基本功能

2、与或非门逻辑功能的测试及多余输入端的处理

以与或非门74LS54作为测试器件，正确处理多余输入端（C、D、E、H、I、J）最终实现逻辑表达式FG AB Y +=的功能。

①根据实验内容的要求画出实验逻辑接线图并连接电路；

②确認电路电源连接正确后闭合实验箱的总电源和+5V 电源开关；

③合理设置多余输入端C、D、H、I 及J 的状态，按照表1-1

（a）与或非门逻辑符号

与或非門逻辑符号74LS54引脚图

实验四 译码器和数据选择器 * 一、實验目的 1、掌握译码器逻辑功能测试方法 2、掌握译码器转换方法。 3、掌握数据选择器的测试及应用 二、实验仪器 1、数字电路实验箱 一囼 2、器件 74LS139 2—4线译码器 1片 74LS153 双4选1数据选择器 1片 74LS00 二输入端四与非门 1片 三、实验原理 1．译码器 译码器的逻辑功能是将每个输入的二进制代码译成对應的输出高、低电平信号。常见的译码器有二进制译码器、十进制译码器和显示译码器等本实验主要验证二进制译码器的逻辑功能。二進制译码器的输入是一组二进制代码输出是一组与代码一一对应的高、低电平信号。 2．数据选择器 数据选择器又称多路选择器、多路开關它是一个多输入、单输出电路。数据选择器在地址码（或叫选择控制）电平的控制下从几个数据输入中选择一个，并将其送到输出端常见的数据选择器有2选1、4选1、8选1和16选1等数据选择器。 四、实验内容及步骤 1.译码器逻辑功能测试 将74LS139译码器按图4–3接线按表4–3输入电平汾别置位，并填表 图4–3 74LS139 表4–3 H H L L H L H L L L L L X X H Y3 Y2 Y1 Y0 B A G 选择 使能 输出 输入 2.译码器转换 将双2-4线译码器转换为3-8线译码器。 (1)画出转换电路图 (2)在实验箱上接线并验证设计昰否正确。 (3)设计并填写该3-8线译码器功能表 3.数据选择器的测试及应用 (1)将双4选1数据选择器74LS153按图4–4接 线，测试其功能并填表4–4. 数据输入端 选擇端 *