赞助商链接
当前位置： >>
基于ARM+FPGA的雷达伺服控制器设计
南京理工大学 硕士学位论文 基于ARM+FPGA的雷达伺服控制器设计 姓名：冯智贵 申请学位级别：硕士 专业：控制理论与控制工程 指导教师：吴明赞
硕ｊ二学位论义幕于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计摘要这篇论文在系统分析国内外雷达伺服控制系统研究现状的基础上，选定以ＡＲＭ为内核的基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器为研究对象。首先，根据雷达伺服控制系统功能要求与性能指标，进行系统的硬件设计：选择基于ＡＲＭ９２０Ｔ的￥３Ｃ２４１０和Ａｌｔｅｒａ公司的ＦＰＧＡ芯片ＥＰｌＣｌ２Ｑ２４０作为主控芯片，ＡＲＭ 与ＦＰＧＡ的连接形式采用中断＋存储器的形式；将ＡＲＭ与ＦＰＧＡ上多余的引脚引出作为将来升级的需要；还画出ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器的系统图并制作了ＰＣＢ板。 其次，选用ＰＩＤ对伺服系统进行控制，模糊神经网络综合了模糊控制和神经网络的 优点，并利用模糊神经网络算法对ＰＩＤ参数进行在线调整。用Ｍａｔｌａｂ７．１进行仿真，其结 果表明：该控制算法对系统具有良好的控制效果，性能较常规ＰＩＤ得到较大改善。 最后，根据ＦＰＧＡ在伺服系统主要任务，用ＶＨＤＬ语言和原理图在ＦＰＧＡ芯片中 分别编制实现ＤＡＣ０８３２接口控制功能、光电编码器与脉冲发生电路的程序代码；并在Ｑｕａｒｔｕｓ １１６．０环境下通过仿真，且得到仿真的波形符合系统功能要求。采用Ｃ语言编写在ＡＲＭ中实现模糊神经网络ＰＩＤ控制算法的代码，通过ＣｏｄｅＷａｒｒｉｏｒｆｏｒＡＲＭ的编译无误后，生成可执行文件．ａｘｆ，调用ＡＸＤ进行在线仿真调试。仿真结果表明：模糊神经 网络ＰＩＤ算法对伺服系统能够进行有效控制。结果表明：ＡＲＭ作为伺服控制器的内核，其性价比与集成度高：用ＦＰＧＡ芯片实现接口电路使伺服控制器的可靠性高、速度快、可配置及连接方式灵活。因此采用基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器，提高了系统的开放性、实时性、可靠性，降低了系统功耗，具有重要的应用价值。关键词：ＡＲＭ；ＦＰＧＡ；模糊神经网络；ＰＩＤ；伺服控制器．ＡＢＳＴＲＡＣＴＴｈｉｓ ｐａｐｅｒ ｈａｓ ｂｅｅｎ ｓｔｕｄｙｉｎｇＡＲＭ＋ＦＰＧＡ－ｂａｓｅｄｒａｄａｒｓｅｒｖｏｃｏｎｔｒｏｌｌｅｒｏｎｔｈｅ ｂａｓｉｓ ｏｆｄｏｍｅｓｔｉｃ ａｎｄ ｆｏｒｅｉｇｎｓｅｒｖｏｃｏｎｔｒｏｌ ｒａｄａｒ ｓｙｓｔｅｍ．ｓｅｒｖｏＦｉｒｓｔ ｏｆ ａ１１．ｉｎ ａｃｃｏｒｄａｎｃｅ ｔｏ ｔｈｅ ｒａｄａｒｃｏｎｔｒｏｌ ｓｙｓｔｅｍｂａｓｅｄｏｎｆｕｎｃｔｉｏｎａｌ ｒｅｑｕｉｒｅｍｅｎｔｓ ａｎｄｐｅｒｆｂｍｌａｎｃｅ ｉｎｄｉｃａｔｏｒｓ，ｔｈｅｈａｒｄｗａｒｅａｓｄｅｓｉｇｎ：ｃｈｏｉｃｅＡＲＭｔｈｅＡＲＭ９２０Ｔ’ＳＳ３Ｃ２４１ ０ ａｎｄＡｌｔｅｒａ’Ｓ ＦＰＧＡ ｃｈｉｐ ＥＰ １ Ｃ １ ２Ｑ２４０ｍａｓｔｅｒ ｃｈｉｐ，ｃｏｎｎｅｃｔｉｏｎｂｅｔｗｅｅｎ ＡＲＭａｎｄ ＦＰＧＡ ｕｓｅｄｉｎｔｅｒｒｕｐｔｉｏｎ＋ｍｅｍｏｒｙ；ｔｈｅｎｅｅｄ ａｌｓｏ ｍａｐ ａｎｄａｅｘｔｒａ．ｐｉｎ ｌｅａｄ ｏｆａｎｄ ＦＰＧＡ ｆｏｒ ｔｈｅ ｆｕｔｕｒｅ ｅｓｃａｌａｔｉｏｎ ｏｆ ｔｈｅＰＣＢ ｂｏａｒｄ ｗａｓ ｐｒｏｄｕｃｅｄ．Ｓｅｃｏｎｄ．ＰＩＤ ｗａｓｓｅｌｅｃｔｅｄ ｆｏｒ ｓｅⅣｏｃｏｎｔｒｏｌｓｙｓｔｅｍｓ，ｆｕｚｚｙｎｅｕｒａｌ ｎｅｔｗｏｒｋ ｉｎｔｅｇｒａｔｅｄｔｏ龟ｚｚｖ ｃｏｎｔｒｏｌ ａｎｄ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ ａｄｖａｎｔａｇｅｓ ｏｆ ｎｅｕｒａｌ ｎｅｔｗｏｒｋｓ ａｎｄ ｆｕｚｚｙ ＰＩＤ ａｌｇｏｒｉｔｈｍａｄｊｕｓｔｐａｒａｍｅｔｅｒｓｏｎ．１ｉｎｅ．ＷｉｔｈＭａｔｌａｂ７．１ ｓｉｍｕｌａｔｉｏｎ，ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ：ｔｈｅ ｃｏｎｔｒｏｌｃｏｎｖｅｎｔｉｏｎａｌ ＰＩＤ ａｌｇｏｒｉｔｈｍ ｈａｓ ｇｏｏｄ ｒｅｓｕｌｔｓ，ｐｅｒｆｏｒｍａｎｃｅ ｈａｓ ｇｒｅａｔｌｙ ｉｍｐｒｏｖｅｄ．ｔｈａｎＦｉｎａｌｌｙ，ｍａｉｎ ｔａｓｋ ｏｆ ＦＰＧＡ ｉｓ ｗｉｔｈ ｔｈｅｓｅｒｖｏｔｏｃｏｎｎｅｃｔ ｂｅｔｗｅｅｎＡＲＭ ａｎｄｅｘｔｅｒｎａｌ ｄｅｖｉｃｅｓ ｉｎ Ａｃｃｏｒｄａｌｉｃｅｓｙｓｔｅｍ．ＵｓｉｎｇＶＨＤＬ ａｎｄ’ＢｌｏｃｋＤｉａｇｒａｍ／Ｓｃｈｅｍａｔｉｃｉｎ ｔｈｅ ＦＰＧＡ ｃｈｉｐｓ ｗｅｒｅｐｒｅｐａｒｅｄ ｔｏ ａｃｈｉｅｖｅ ＤＡＣ０８３２ Ｄ／Ａ ｉｎｃｏｎｖｅｒｔｅｒｓ，ｏｐｔｉｃａｌｅｎｃｏｄｅｒ ｐｕｌｓｅ ｃｉｒｃｕｉｔａｎｄｔｈｅｃｏｄｅ，ａｎｄＱｕａｒｔｕｓ１１６．０ ｅｎｖｉｒｏｎｍｅｎｔ ｓｉｍｕｌａｔｉｏｎ，ａｎｄ ｇｅｔ Ｉｎ ｆｕｌｌ ｃｏｍｐｌｉａｎｃｅ ｗｉｔｈ ｔｈｅ ｗａｖｅ ｓｉｍｕｌａｔｉｏｎｓｖｓｔｅｍ ｆｕｎｃｔｉｏｎａｌ ＰＩＤｒｅｑｕｉｒｅｍｅｎｔｓ．Ｃａｃｈｉｅｖｅ ＦＮＮ ｌａｎｇｕａｇｅ ｕｓｅｄ ｉｎ ｔｈｅ ｐｒｅｐａｒａｔｉｏｎ ｏｆ ＡＲＭ ｔｏ ｃｏｒｒｅｃｔ，ｇｅｎｅｒａｔｉｎｇａｌｇｏｒｉｔｈｍｃｏｄｅ，ａｄｏｐｔｅｄ ＣｏｄｅＷａｒｒｉｏｒ ｆｏｒ ＡＲＭ ｃｏｍｐｉｌｅｒａｎｅｘｅｃｕｔａｂｌｅ ｆｉｌｅ．Ａｘｆ，ｃａｌｌ ＡＸＤ ｏｎｌｉｎｅ ｓｉｍｕｌａｔｉｏｎ ｄｅｂｕｇ．Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ： ｆｕｚｚｙ ｎｅｕｒａｌ ｎｅｔｗｏｒｋａｌｇｏｒｉｔｈｍ ＰＩＤｓｅｒｖｏｓｙｓｔｅｍｔｏ ｃａｒｒｙ ｏｕｔ ｅｆｆｅｃｔｉｖｅ ｃｏｎｔｒ０１．Ｔｌｈｅ ｒｅｓ“ｔｓ ｓｈｏｗｅｄｔｈａｔ：ＡＲＭａＳ ａ ｓｅｒｖｏｃｏｎｔｒｏｌｌｅｒｓｅｒｖｏｃｏｒｅ，ｃｏｓｔ―ｅｆｆｅｃｔｉｖｅ ａｎｄｉｎｔｅｇｒａｔｅｄｈｉ吐ｗｉｔｈｃａｎＦＰＧＡ ｃｈｉｐ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔｓＳＯｔｈａｔ ｔｈｅｃｏｎｔｒｏｌｌｅｒ ｈｉｇｈ ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ ｓｐｅｅｄ，ｂｅｃｏｎｆｉｇｕｒｅｄａｎｄ ｆｌｅｘｉｂｌｅ ｃｏｎｎｅｃｔｉｖｉｔｙ ｏｐｔｉｏｎｓ．Ｓｏ ｔｈｅｂａｓｅｄｏｎＡＲＭ＋ＦＰＧＡｒａｄａｒｓｅｒｖｏｃｏｎｔｒｏｌｌｅｒ，ｉｍｐｒｏｖｅａｌｌｓｙｓｔｅｍｏｆ ｏｐｅｎ，ｒｅａｌ－ｔｉｍｅ，ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ ｒｅｄｕｃｅ ｔｈｅ ｐｏｗ．ｅｒ ｓｙｓｔｅｍ ｉｓｉｍｐｏｒｔａｎｔ ｖａｌｕｅ．Ｋｅｙ ｗｏｒｄｓ：ＡＲＭ；ＦＰＧＡ；Ｆｕｚｚｙ ｎｅｕｒａｌ ｎ．ｅｔｗｏｒｋ ｆｉＮＮ）；ＰＩＤ；ＳｅｒｖｏＣｏｎｔｒｏｌｌｅｒ尸 声明本学位论文是我在导师的指导下取得的研究成果，尽我所知，在本学 位论文中，除ＴＤＤ以标注和致谢的部分外，不包含其他人已经发表或公布 过的研究成果，也不包含我为获得任何教育机构的学位或学历而使用过的 材料。与我一同工作的同事对本学位论文做出的贡献均已在论文中作了明 确的说明。学位论文使用授权声明南京理工大学有权保存本学位论文的电子和纸质文档，可以借阅或上 网公布本学位论文的部分或全部内容，可以向有关部门或机构送交并授权 其保存、借阅或上网公布本学位论文的部分或全部内容。对于保密论文， 按保密的有关规定和程序处理。研究生签名：冱望堡７礴加７日硕一ｌ：学位论文皋于ＡＲＭ＋ＦＰＧＡ的雷达ｆ卅服控制器设计１概述１．１伺服控制技术自１９３４年提出“伺服机械”概念以来，伺服技术已经经过了近八十年的发展历程。 伺服控铝Ｏ（Ｓｅｖｅｒｏ Ｃｏｎｔｒ０１），又称运动控制，通常是指在复杂条件下，将预定的控制方案、规划指令转变成期望的机械运动，以实现机械伺服精确的位置控制、速度控制、加速度控制、转矩或力的控制。按照使用动力源的不同，伺服控制主要可分为以电动机作为动力源的电气伺服控制、以气体和流体作为动力源的气液控制和以燃料（煤、油等）作为动力源的热机伺服控制等。据有关文献统计，在所有动力源中，９０％以上来自于电动机。电动机在现代化生产和生活中起着十分重要的作用。因此在这几种伺服控制中，电气伺服控制应用最为广泛。经过数十年的发展，电气伺服控制己成为以控制理论为基础，集成多学科的一门控 制技术。按不同的分类标准，有不同的称呼。但从基本结构上看，一个典型的现代伺服 控制系统的硬件主要由上位计算机、伺服控制器、．功率驱动装置、电动机、执行机构和 传感器反馈检测装置等部分组成。其中的伺服控制器是指以中央逻辑控制单元为核心， 以传感器为信号敏感元件，以电机或动力装置和执行单元为控制对象的一种控制装置。 它的主要任务是根据伺服控制的要求和传感器件的信号进行必要的逻辑、数学运算，为电机或其它动力和执行装黄提供正确的控制信号？ 伺服控制技术在军事国防、工业生产、消费生活等众多领域有着极其广泛的应用。如军事和宇航方面的雷达天线、火炮瞄准、惯性导航等控制；工业方面的各种加工中心、 专用加工装备、数控机床、工业机器人、印刷机械等设备的控制；计算机外围设备和办 公设备中的各种软盘驱动器、硬盘驱动器、数控绘图机、传真机、打印机、扫描仪等设 备的控制：家用电器中的空调机、洗衣机、ＣＤ机等的控制。总之，只要存在对伺服机 构进行精确控制的任务，就离不开伺服控制系统，伺服控制技术得到了各个国家的重视， 己经成为一个专门的技术领域。１．２伺服控制器的研究现状由于伺服控制器包括硬件和控制算法，这里分成两部分进行介绍：一、伺服控制器硬件早期的伺服控制器一般采用运算放大器等分立元件，以模拟电路硬接线方式构成。 随着技术的进步，各种高速、大规模和超大规模集成电路在伺服控制器中得到广泛的应 用。目前伺服控制器主要有以下几种【２】：‘（１）基于微控制单元的伺服控制器１概述硕＿Ｉ二学位论文微控制单元（ＭＣＵ，即单片计算机）将ＣＰＵ、ＲＡＭ、ＲＯＭ或ＥＰＲＯＭ、Ｉ／Ｏ等集成在一块芯片上，具有集成度高、速度快、功耗低、抗干扰能力强、重量轻、体积小、功能强、 价格低等诸多优点，并且微控制单元的功能愈来愈强，目前使用微控制单元为核心构成 伺服控制器非常普遍。这种伺服控制方式具有以下优点：①模拟电路实现逻辑控制需要 许多分立电子元件，而在微控制单元中绝大多数控制逻辑可采用软件来实现，使电路更简单；②微控制单元具有大容量的存储器和较强的逻辑功能，运算速度快、精度高， 因此可以实现较复杂的控制运算；③由于微控制单元的控制方式主要通过软件来实现， 需要改变控制规律时只需修改相应的软件即可，因而具有较强的灵活性和适应性；④由 于数字控制系统中一般不会出现模拟电路中的零点漂移问题，且控制器的字长一般可保 证足够的控制精度，因而具有较高的控制精度；⑤可设计友好的人机界面，实现多机联 网工作。但由于其自身一些性能特点，如运算速度不高等原因，不适用于高精度、高速 度控制场合。只能应用在低速点位控制和列。轨迹要求不高的轮廓伺服控制场合。（２）基于可编程逻辑控制器的伺服控制器，’可编程逻辑控制器（ＰＬＣ）是以微处理器为基础，在硬件接线逻辑控制技术和计算机 技术的基础上发展起来的。它是将计算机技术与自动控制技术综合为一体的工业控制产 品，由中央处理单元（ｃｖｕ）、存储器、输入／输出单元（Ｉ／Ｏ）、电源、编程器等组成，是专为在工业环境下应用而设计的一种工业控制计算机。可编程逻辑控制器一般都具有脉冲输出功能，以它作为伺服控制器，可以控制接收脉冲和方向信号工作的电机，如步进电 机和数字式交流伺服电机等。这种控制方式具有体积小，可靠性高，通用性强，成本较 低，软、硬件开发周期短，安装维护简便，在工业现场抗干扰能力强等优点。由于受到ＰＬＣ－Ｔ作方式的限制以及扫描周期的影响，被控制电机不能在高频下工作，转速较慢，且不能实现复杂的伺服关系，故一般只应用在点位控制和单轴伺服控制等场合。 （３）基于通用计算机的伺服控制器 在通用计算机上，利用高级语言编制相关的控制软件，配合与计算机进行信号交换 的通信接口板和驱动电机的电路板，构成一个伺服控制系统。这种实现方法利用计算机 的高速度、强大运算能力和方便的编程环境，可以实现高性能、高精度、复杂的控制算 法，并且控制软件的修改也很方便。但是，由于通用计算机本身的限制，难以实现实时 性要求高的信号处理算法；同时，系统体积过大，难以应用于工业现场。因此，在用通用计算机做控制器时一般将它用作上位机，与下层的实时系统一起构成两级或多级伺服控制系统。采用ＰＣ机＋下位机的控制器集成了ＰＣ机的信息处理能力和开放式的特点与运 动控制器的运动轨迹控制能力有机结合在一起，具有信息处理强、开放程度高、运动轨 迹控制精确、通用性好的特点。文献［３］采用ＰｃＭｎ卡的形式将伺服控制卡安装在ＰＣ机中，取得良好的控制效果。（４）基于专用伺服控制芯片２＿ｆｂＯ Ｊ：学位论文皋于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计专用伺服控制芯片是将实现电机控制所需的各种逻辑功能做在一块专用集成电路 内，并提供一些专用的控制指令，同时具有一些诸如限位开关、零位开关处理、电机使 能、报警等必须的辅助功能，使用户的软件设计工作减少到最小程度。对于伺服电机，用一个芯片即可完成速度曲线规划、ＰＩＤ伺服控制算法、编码器信号的处理等多种功能。 一些需要用户经常更改的参数如电机位置、速度、加速度、ＰＩＤ参数等均在芯片内部的 ＲＡＭ区内，可由计算机用指令很方便地修改。这种方法具有系统使用元件少、集成度高、 可靠性好等优点，同时又保持了模拟控制系统的快速响应能力。专用伺服控制芯片价格便宜，使系统成本较低。不足之处在于系统升级困难，由于已经将控制算法固化在芯片中，如果重新下载将导致芯片报废，因此这种方法不实用于需要升级的场合，且这种方式不具有与外界进行通信功能，只适合于定型后规模生产的产品。 （５）基于可编程逻辑器件由于现场可编程门阵列（ＦＰＧＡ）／复杂可编程逻辑器件（ＣＰＬＤ）具有用户可编程的特 性，使得用户可以利用系统开发软件或ＶＨＤＬ等开发语言，通过软件编程实现伺服控制 算法，并将这些算法下载到相应的可编程逻辑器件中，从而最终以硬件的方式实现伺服 控制。由于使用可编程逻辑器件实现的控制算法越复杂，器件内部需要的晶体管门数就 越多，成本就越高，因此一般使用可编程逻辑器件实现较简单的控制算法，构成较简单的伺服控制系统。 （６）基于数字信号处理器 数字信号处理器（ＤＳＰ）是基于ＲＩＳＣ指令集的－－ｔｅｅ微处理器，它除具备普通微处理器的高速运算和控制功能外，针对高数据传输速率、数值运算密集的实时数字信号处理操 作，在处理器结构、指令系统和指令流程设计等方面都做了较大的改进。由于ＤＳＰ的高 速运算能力使很多复杂的控制算法和功能都得以实现，且ＤＳＰ将实时处理能力和控制的 外设功能集于～身，由它构成的伺服控制器就是一个单片系统，能大幅度减少外部元器 件的数量，增加了系统的可靠性；同时，由于各种性能通过软件编程来实现，系统丌放 性、扩展性、维护性都很好。因此ＤＳＰ用作高精度伺服控制器。文献［３，４，６】中用ＤＳＰ实 现了高精度的伺服控制器。文献［５］中用ＤＳＰ实现了多关节的农业机器人控制。文献［７】 以ＴＩ公司的２０００系列ＤＳＰ为核心，设计必要的外围电路，构成了高性能运动控制器。二、伺服控制器的控制策略伺服系统的性能要求主要表现在：①稳态跟踪的精确性；②动态响应的精确性与快 速性；③对系统参数变化和不确定干扰的鲁棒性。伺服控制高性能的获得，主要是通过 对执行机构、测量装置以及控制策略特性的选择和对控制策略的设计来达到的。控制策 略的设计目标是：①减少扰动和参数变化的影响；②获得期望的稳态精度和输入输出的动态特性；③通过对负载力矩以及对跟踪偏差的控制来达到上述目的。自动控制理论为伺服控制技术提供了分析与设计的手段，是伺服控制技术的重要组ｌ概述硕二【：学位论文成部分。目前在伺服控制器中用到的控制理论和策略主要有ＰＩＤ控制、最优控制、自适 应控制、模糊控制、专家控制、神经网络控制以及它们之间的混合控制等１６。９１。模糊控制理论已经取得了相当的进展，但随着理论研究的深入，人们逐渐认识到一种理论并不能解决所有问题。文献［９］中认为系统化设计方法，控制性能优于传统ＰＩＤ控制器的模糊控制器设计，模糊控制器非线性逼近能力及其量化指标，模糊系统的规则爆炸已经成为瓶颈。与其他控制方法结合成了模糊控制的发展趋势，文献［１ Ｏ］将电机的滑 模控制与模糊控制结合起来控制电机，较好地结合了模糊控制与滑模控制的优点，同时 较好地解决了滑模控制的抖动。 神经网络在模仿生物神经行为上发展起来的，具有自动学习和适应能力。目前常用于控制的神经网络有ＢＰ网络、ＲＢＦ网络、ＣＭＡＣ网络等。文献［１ １］提出了一种基于神经网络线性化控制方法。与其它控制算法的结合逐渐得到人们的研究，文献［１ １］提到了用 神经网络一ＰＩＤ控制算法对交流伺服系统进行控制，并得到了较好的控制效果。遗传算 法也是神经网络中研究的热点，但目前主要是从理论方面进行研究，多应用于图象处理 和数值计算方面，应用于控制方面的文献鲜见报道。 模糊神经网络是在模糊逻辑控制和神经网络的基础上发展起来的，因此克服了各自 的不足之处，具有能够利用先验知识和自学习和自适应能力，因此得到了人们的广泛研 究，目前已有文献报道将其应用于电机伺服控制器中【ｌ孓Ｍ】。１．３雷达伺服控制技术的发展近年来，随着对自动控制理论研究的逐渐深入、电力电子技术的不断进步、计算机 技术的高速发展、新型传感器件的大量涌现，使得雷达伺服技术有了显著进步，它主要表现在以下四个方面： １．执行电机由直流伺服驱动向交流伺服驱动发展在相当长一段时期，电气传动领域内几乎是直流电气传动占主导地位。随着电力电子学、微电子技术、现代电机控制理论和计算机技术的发展，为交流电气传动产品的开发创造了有利条件，使得交流传动逐渐具备了宽调速范围、高稳速精度、快速动态响应 等良好的技术性能，并实现了交流调速装置的产品系列化。与交流电动机比较，直流电 机具有电刷和换向器因而必须经常检查维修，换向火花使它的应用环境受到限制，换向 能力限制了直流电动机的容量和速度。由于其良好的技术性能，交流电动机取代直流电动机调速传动已是必然的发展趋势。 ２．数字伺服取代模拟伺服成为一个显著的发展自动控制理论和计算机技术是数字伺服系统技术的两个主要依托。自动控制理论的高速发展，为数字伺服系统研制者提供了不少新的控制规律以及相应的分析和综合方法。计算机技术的飞速发展，为数字伺服系统研制者提供了实现这些控制规律的现实可４硕．ｊ：学位论义幕于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计能性。以计算机作为控制器、基于现代控制理论的伺服系统，其品质指标无论是稳态， 还是动态都相应达到了前所未有的水平，比模拟式伺服系统高得多。计算机之所以能实 现这些控制规律是由于它精度高、运算速度快、存储容量大、输入输出功能强以及具有 很强的逻辑判断功能。计算机在雷达系统中的应用包括两个方面：二是计算机辅助设计，二是雷达伺服系统的数字化，将计算机作为雷达伺服系统的一个环节来进行系统的控 制。采用计算机进行辅助跟踪是现代雷达伺服系统设计者减小随机误差和伺服系统动态滞后的一个十分有效的措施。但是影响测角精度和伺服系统精度的系统误差分量往往比随机误差分量大，因此如何减小系统误差分量是提高伺服系统精度和提高雷达测角精 度的关键。应用共轴跟踪技术是解决这一困难的有效方法之一。它可以使测角精度比传 统的跟踪方式提高一个数量级。但没有计算机的参与，共轴跟踪是无法实现的。软件技 术的发展也为雷达伺服系统实时仿真带来了更多方便。ＭａｔｈＷｏｒｋｓ公司的ＭＡＴＬＡＢ／ＳＩＭＬＩＮＫ可以为研究人员带来新的启发。雷达伺服数字化以后，会带来一系 列无法比拟的优点，而成为雷达伺服技术发展的重要方向。 ３．控制方法采用现代控制理论和智能控制理论 现代控制理论对于提高雷达的轴角精度、提高伺服系统的精度具有重要意义。在雷达测角系统中采用滤波和数字技术将滤波和伺服两者分离，使整个系统由一个窄频带的 接收滤波部分和一个宽频带的伺服驱动部分组成，前者提供精确的雷达输出数据，后者只承担对目标的指向跟踪，则可大大提高伺服系统的精度。当所用的滤波器是最优滤波 器时，则可实现最优控制。伺服控制系统稳定控制方法一般采用前馈控制、速率陀螺反馈控制、位置反馈控制的复合控制技术，基本上这种控制方法是建立在经典ＰＩＤ控制的基础上，一方面是由于ＰＩＤ控制器具有简单而固定的形式，在很宽的操作条件范围内都能保持较好的鲁棒性；另一方面是因为ＰＩＤ控制器允许工程技术人员以～种简单而直接的方式来调节系统。近 年来，一些先进的控制方法，如模糊控制、神经网络预测控制、卡尔曼滤波ＰＩＤ控制、神经网络ＰＩＤ控制和自适应控制技术也得到了比较深入的研究。 ４．控制精度进一步提高 雷达伺服系统中位置测量元件主要是旋转变压器或电感移相器。为提高精度常采用 粗精双通道组合编码的方式，在雷达伺服系统中，常采用有机械传动的粗精组合和电气变速的粗精组合（多极旋转变压器或电感移相器），通过粗精组合后的测角精度可以达到 几个角秒，由于受到器件本身制造工艺的限制，用此种方法的测角精度很难进一步提高 了。随着光电技术和加工技术的提高，光电式编码器的制造精度越来越高，甚至可以达 到零点几角秒的程度。由于编码器精度的提高，为更精确地测量伺服系统的位置、速度 等参数提供了有利条件。５１概述顾．１：学位论文在雷达扫描线稳定装置中，随着陀螺研制、制造水平的提高，动力调谐陀螺、液浮陀螺、气浮陀螺、压电陀螺精度的进一步提高，光纤陀螺、激光陀螺等新型陀螺的使用，伺服系统对雷达的稳定精度也有了很大的提高。另外，如前面所讨论的，现代控制理论 中独特技术的应用，大大提高了雷达的轴角精度、提高了伺服系统的精度。１．４论文的结构这篇论文研究的重点是智能控制算法和嵌入式伺服控制器硬件实现。文章的结构： 第二章是性能要求及总体设计。在硬件方面，采用基于ＡＲＭ＋ＦＰＧＡ的形式，由ＡＲＭ 系统担当系统的管理者，ＦＰＧＡ作为协处理器具体负责伺服系统的控制。软件方面，采 用智能控制算法和嵌入式Ｌｉｎｕｘ作为操作系统管理和调度任务。 第三章是硬件系统的具体实现。根据系统可独立进行控制的要求，设计人机交互模 块；为满足高速控制要求，选用ＤＡＣ０８３２作为系统的控制信号输出芯片；针对系统可以上实时操作系统的特点，分别选用３２ＭＢ的Ｎｏｒ Ｆｌａｓｈ和６４ＭＢ的ＳＤＲＡＭ；ＡＲＭ与ＦＰＧＡ的连接采用中断＋存储器；为满足与上位机通信，设计ＵＡＲＴ、ＵＳＢ以及以太网接口。 第四章是智能控制算法。主要研究模糊神经网络ＰＩＤ及其仿真，探讨模糊神经网络 的结构形式及与ＰＩＤ融合的具体形式，并通过仿真验证。 第五章是软件实现。对软件总体功能设计，在ＱｕａｒｔｕｓｌＩ中实现对ＦＰＧＡ外围接口 电路的控制设计，用Ｃ语言实现智能控制算法，对ＡＲＭ Ｂｏｏｔｌｏａｄｅｒ进行分析和设计。第六章是结论。对论文进行总结，指出下一步应该完善的地方和对伺服控制器的发 展进行展望。’６硕｛：学位论义拱于ＡＲＭ＋ＦＰＧＡ的雷达ｆｕＪ服控制器设计２性能要求及方案设计这一章主要研究系统需要达到的性能指标以及选择适当的硬件和软件方案。在硬件 方案中选择了以ＡＲＭ＋ＦＰＧＡ的伺服控制方案和以嵌入式Ｌｉｎｕｘ为操作系统的软件方案， 控制算法选择了ＰＩＤ控制方案。２．１系统要求这次设计研究的是雷达伺服控制器，对其功能和性能有如下要求：２．１．１功能要求 系统的主要功能要求有： １．可以控制４路伺服电机，支持独立平台、支持即插即用；２．可以根据上位机发出的指令随时改变速度和位置； ３．脉冲输出方式可用单脉冲和双脉冲方式； ４．提供伺服接口信号，如编码器信号，到位信号，报警信号，伺服开启等； ５．位置管理采用加／减计数器，一个用于内部管理驱动脉冲输出的逻辑位置数器，一 个用于接收外部的输入，输入信号可以是ＡＪＢ相输入的编码器或光栅尺，也可是上／下 脉冲的输入信号，作为实数位置计数器，计数器位数为３２位，计数范围为一２”～２３１―１外部输入也可用于手轮输入，作为普通的计数； ６．多种控制方式，如定量运动、连续运动等；７．插补带有连续插补功能，即在插补过程中输入下一点的插补数据，以保证脉冲的 连续，使插补达到更快更好的性能； ８．具有良好的人机交互界面，最好能有形如ＷＩＮＤＯＷＳ操作系统支持。能够独立控 制伺服系统也可以嵌入到某一系统中成为子系统进行控制。２．１．２性能要求 １．４轴伺服电机控制，每轴可独立控制，互不影响； ２．脉冲输出的频率误差小于Ｏ．１％；‘３．最大脉冲输出率为５ＭＨｚ； ４．每个轴均有位置反馈输入，３２位计数，最大计数范围为一２３１―２引一１； ５．可进行直线或Ｓ曲线加／减速； ６．运动中可变速，且可实时读出逻辑位置、电机转速和天线实际位置；７．每轴均可产生中断，能得到ＣＰＵ及时响应；８．每轴有８路数字Ｉ／Ｏ，除２路用作限位信号外其余用作通用ＦＯ。每轴有８路数字输出，可用于伺服开启、伺服报警和复位等信号。２性能要求及方案设计倾．卜学位论义２．２．硬件总体方案设计２．２．１硬件方案设计前已述及，目前常用的方案有ＤＳＰ组成的伺服控制器和以ＭＣＵ组成的伺服控制器。 虽然ＤＳＰ组成的伺服控制器具有控制精度高等优点，但其成本较高，不适用于低成本场合，以ＭＣＵ为控制器构成的系统具有结构简单，灵活性适应性强等优点。但由于微控制器的速度有限，处理能力也有限，因此先进的控制算法难以实现。而ＦＰＧＡ实现的 控制器能将系统的主要功能都集成在单片ＦＰＧＡ／ＣＰＬＤ器件中实现，减少了所需的元器 件数，缩小了系统体积。其扩展性和可维护性好，系统升级容易。但是如要实现复杂的 控制算法，内部所需的逻辑门数增多，则价格昂贵。基于以上因素考虑，因此选用ＡＲＭ与ＦＰＧＡ的伺服控制方案。这种方案不仅应用了ＦＰＧＡ一切特性，而且还是基于ＡＲＭ的嵌入式方案，提供了板载存储器件、ＵＡＲＴ、ＵＳＢ口、鼠标／键盘接口、ＬＣＤ接口， 支持ＵＣ／ＯＳ、ＬＩＮＵＸ、ＶｘＷｏｒｋｓ等嵌入式实时操作系统。 该控制器能同时控制四轴电机，具有功能强、性能高、价格低、使用方便的特点， 适用于模拟量控制及脉冲控制的交流伺服电机控制场合。图２．１为该伺服控制器硬件总体框图。图２．１伺服控制器硬什总体框图伺服控制器以基于ＡＲＭ９２０Ｔ内核的三星公司的￥３Ｃ２４１０Ｘ微处理器为核心，配合 Ａｌｔｅｒａ的Ｃｙｃｌｏｎｅ系列ＥＰｌＣｌ２Ｑ２４０型ＦＰＧＡ芯片。ＦＰＧＡ与ＡＲＭ通过中断＋存储器通信，在形式上作为ＡＲＭ的一个外部设备。其中ＡＲＭ负责控制ＬＣＤ的驱动、Ｄ／Ａ转换、所需的ＰＷＭ信号的产生以及和上位机通讯；ＦＰＧＡ负责电动机驱动所需脉冲信号的产生、天线位置测量码盘以及伺服电动机码盘的４倍频计数、Ｉ／Ｏ口的扩展。数控接口由８路增量式码盘输入、４路ＰＷＭ输出、４路Ｉ／Ｏ，Ａ／Ｄ转换等电路组成。ＡＲＭ的存储器有３２ＭＢＮｏｒＦＬＡＳＨ用于存储启动代码和产生的文件、６４ＭＢ ＳＤＲＡＭ用于存储运行时的产生的程序代码：为了增强系统的丌放性，控制器与上位机采用ＲＳ２３２、ＵＳＢ和以太硕上学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计网进行数据文件传输。同时分别配备ＪＴＡＧ调试接口，方便了程序调试和下载。２．２．２硬件方案的特点 １、可嵌入式特点由于ＡＲＭ可作为应用管理ＣＰＵ，加上板上的系统存储、接口资源，又能对ＵＣ／ＯＳ、 ＶｘＷｏｒｋｓ、嵌入式Ｌｉｎｕｘ等嵌入式实时操作系统的支持，该设计方案可以成为一个真正独立的嵌入式平台，可以节省常见控制系统中的ＰＣ机成本，增强了控制器的集成度，便于系统集成，产品移动灵活，减小了机电控制系统的体积。这种方案带有ＵＡＲＴ及网 络功能，使得系统既可以独立进行控制系统，又可以与上位机相连构成下位机进行控制系统。 ２、灵活性 ＦＰＧＡ既可作为外围接口电路的集成者，又可作为伺服控制芯片，具有功能的可扩展性。配置有大容量的ＦＰＧＡ配置芯片，既可用于存储ＦＰＧＡ的配置文件，又可用作存储ＦＰＧＡ单独用作伺服控制器时产生的数据文件。ＡＲＭ提供对ＦＰＧＡ芯片以及其他硬件资源的底层驱动程序、库函数。可以较快地有针对性的进行二次开发。如果用户有自 己特殊的功能或接口需要处理，只要在芯片里面增加自己所需程序即可。而ＦＰＧＡ既有ＤＳＰ那样的可塑性，又有专用ＩＣ那样硬件可靠性和便捷性。２．３软件总体方案设计嵌入式系统中，软件设计与硬件设计是同步进行的。因此在确定了硬件方案后就需 要考虑软件方案。软件方案的设计包括控制得法的选择和操作系统的选择。 ２．３．１控制算法 常用于伺服系统的算法主要是ＰＩＤ算法。这种算法具有控制原理简单、使用方便、 鲁棒性好、可靠性高等优点，因此广泛应用于工业过程控制，尤其适用于可建立精确数学 模型的确定性控制系统。而实际工业过程往往具有非线性＼时变不确定性，难以建立精确 的数学模型，应用常规ＰＩＤ控制器不能达到理想的控制效果。现在控制理论的发展为控 制复杂无规则系统丌辟了新途径，出现了许多新型ＰＩＤ控制器，其控制效果远远超过常规ＰＩＤ控制。‘ＰＩＤ是比例控制（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｃｏｎｔｒ０１）、积分控隹ｊｔＪ（Ｉｎｔｅｇｒａｌ Ｃｏｎｔｒ０１）和微分控制（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｃｏｎｔｒ０１）英文首字母缩写而成。ＰＩＤ控制器是根据系统的误差，利用比例、积分、微分计算出控制量进行控制。其原理见图２．２图２．２ ＰＩＤ控制原理图９２性能要求及方案设计硕．Ｌ学位论文ＰＩＤ控制器可用传递函数式（２．１）来表示Ｇｏ（ｓ）＝Ｋｐ（，＋去栅心（丝掣）式中，Ｋｐ为比例系数；ｆ为微分时间常数；乃为积分时间常数。各控制参数对系统的一蚪Ｉ＿Ｔ＿厶匕Ｉ＝ＪＶ，影响如表２．１所示表２－Ｉ ＰＩＤ控制器参数对控制性能的影响亿?，ＰＩＤ参数对动态性ｚ月－，匕ｔ，－，的影响比例控制Ｋｐ加大，会使系统的 动作灵敏，速度加快。Ｋｐ偏大，对稳态特性的影响加大比例控制Ｋｐ，在系统稳定的 情况下，可以减小稳态误差，提高 控制精度，但是加大Ｋｐ只是减小稳态误差，并不能完全消除稳态误曲ＣＬｏＫｐ调节时间加长。当ｌ殛太大时， 系统会趋于不稳定。当Ｋｐ太小 时，系统的动作缓慢通常使系统的稳定性下降，太 大系统将不稳定。偏大，震荡次Ｋｉ能消除系统的稳态误差，提高系统的控制精度。但是当幻太小时，积分作用太弱，以至于不能消除系数较多。太小，。对系统性能的影响减小。可以改善动念特性。当Ｋｄ偏大 时，超调量较大，调节时间较长。 当Ｋｄ偏小时，超调量也较大，Ｋｄ统的稳态误差。调节时间也较长。只有当Ｋｄ合 适时，才可以得到比较满意的过对稳态性能没有影响渡过程。 在进行ＰＩＤ控制器设计时，参数的确定是一件非常重要的事情，它关系到控制器质 量的好坏和控制目标的完成。在工程中，ＰＩＤ参数的整定一般有两个方法，一是经验法， 二是通过智能控制算法自动调整ＰＩＤ参数。前者主要用于简单的自动化控制系统中，后 者要用到数字计算机，主要是一些高精密、高性能的自动控制系统中。 ２．３．２操作系统１４¨８Ｊ 传统的伺服控制器中的软件设计通常采用前后台的方式，前台程序是一个实时中断 服务程序，负责下位机的控制任务。后台程序是一个循环运行程序，负责下位机的管理 任务。在系统运行过程中，前台实时中断程序不断插入，与后台程序相配合，共同完成 对象的运动控制任务。但这种控制器不能满足现代社会对开放性的要求。 由于系统运行伺服控制、串口通信及在ＬＣＤ显示状态等多重任务，并需要大量协ｌＯ硕．Ｌ学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器改汁议和良好的图形用户接口ＧＵＩ，因此采用操作系统。与不采用操作系统相比，采用操作 系统的优点在于：能够有效地管理和分配硬件、软件资源，合理地组织系统的工作流程， 能够增强硬件的类型和规模、操作系统本身的功能和管理策略、多个系统之间的资源共 享和互操作，并能够提高系统的开放程度，能够为用户提供良好的、一致的用户接口， 弥补硬件系统的类型和数量差别。嵌入式系统是以嵌入式计算机为技术核心，面向用户、面向产品、面向应用，软硬 件可裁减的，适用于对功能、可靠性、成本、体积、功耗等综合性能有严格要求的专用 计算机系统。嵌入式系统通常具有可裁剪性，实时性，可靠性等特点。与其它通用操作系统相比，实时操作系统的首要任务是调度一切可利用的资源完成实时控制任务，其次 力是着眼于提高计算机系统的使用效率，最重要的特点是满足对时间的限制和要求。 实时操作系统分为硬实时操作系统与软实时操作系统，硬实时操作系统要求对事件进行实时处理，虽然事件无法预知，但软件必须在事件发生时能够在严格的时间内作出响应，即使在尖峰时刻也应如此。系统的响应时间超时将导致灾难性的后果。而软实时 系统强调任务完成的平均时间，如果个别任务超时并不会引起严重的后果。常用于嵌入式系统的操作系统主要有ＶｘＷｏｒｋｓ、ＱＮＸ、ＰａｌｍＯＳ、Ｗｉｎｄｏｗｓ 式Ｌｉｎｕｘ等。ＣＥ、ＨｏｐｅｎＯＳ和嵌入ＶｘＷｏｒｋｓ是ＷｉｎｄＲｉｖｅｒ公司的实时操作系统，它支持各种工业标准，包括ＰＯＳＩＸ、ＡＮＳＩＣ和ＴＣＰ／ＩＰ网络协议。ＶｘＷｏｒｋｓ运行系统的核心是一个高效率的微内核，该微内核支持各种实时功能，包括快速多任务处理、中断支持、抢占式和轮转式调度。微内核设计减轻了系统负载并可快速响应外部事件。目前在全世界装有ＶｘＷｏｒｋｓ系统的智能 设备数以百万计，其应用范围遍及互联网、电信和数据通信、数字影像、网络、医学、计算机外设、汽车、火控、导航与制导、航空、指挥、控制、通信和情报、声纳与雷达、空间与导弹系统、模拟和测试等众多领域。Ｗｉｎｄｏｗｓ ＣＥ内核较小，能作为一种嵌入式操作系统应用到工业控制等领域。其优点在于便携性、提供对微处理器的选择以及非强行的电源管理功能。内置的标准通信能力使Ｗｉｎｄｏｗｓ ＣＥ能够访问Ｉｎｔｅｍｅｔ并收发Ｅｍａｉｌ或浏览Ｗｅｂ。除此之外，ＷｉｎｄｏｗｓＣＥ特有的与Ｗｉｎｄｏｗｓ类似的用户界面使最终用户易于使用。Ｗｉｎｄｏｗｓ ＣＥ的缺点是速度慢、效率低、价格偏高、开发应用程序相对较难。 ３Ｃｏｍ公司的Ｐａｌｍ ＯＳ在掌上电脑和ＰＤＡ市场上独占其霸主地位，它有开放的操作 系统应用程序接口，开发商可根据需要自行开发所需的应用程序。 ＱＮＸ是由加拿大ＱＳＳＬ公司开发的分布式实时操作系统，它由微内核和一组共同 操作的进程组成，具有高度的伸缩性，可灵活地剪裁，最小配置只占用几十ＫＢ内存。因此，可以广泛地嵌入到智能机器、智能仪器仪表、机项盒、通讯设备、ＰＤＡ等应用中去。ＨｏｐｅｎＯＳ是凯思集团自主研制丌发的嵌入式操作系统，由一个体积很小的内核及２性能要求及方案设计颁二ｌ：学位论文一些可以根据需要进行定制的系统模块组成。其核心Ｈｏｐｅｎ Ｋｅｒｎｅｌ一般为１０ＫＢ左右大小，占用空间小，并具有实时、多任务、多线程的系统特征。Ｌｉｎｕｘ是个与生俱来的网络操作系统，成熟而且稳定。Ｌｉｎｕｘ是源代码开放软件，任何人都可以修改它，或者用它开发自己的产品。Ｌｉｎｕｘ系统是可以定制的，系统内核目前已经可以做得很小。Ｌｉｎｕｘ作为一种可剪裁的软件平台系统，是发展未来嵌入设备产 品的绝佳资源。嵌入式Ｌｉｎｕｘ与标准Ｌｉｎｕｘ的一个重要区别是嵌入式Ｌｉｎｕｘ与硬件芯片的紧密结合。这是一个不可逾越的难点，也是嵌入式Ｌｉｎｕｘ技术的关键之处。它不是一个纯软件的 Ｌｉｎｕｘ系统，而比一般操作系统更加接近于硬件。嵌入式Ｌｉｎｕｘ的进一步发展，逐步地 具备了嵌入式Ｒ１的Ｓ的一切特征：实时性及与嵌入式处理器的紧密结合。嵌入式Ｌｉｎｕｘ 的另一大特点是：代码的开放性。代码的开放性是与后ＰＣ时代的智能设备的多样性相适应的。代码的开放性主要体现在源代码可获得上，Ｌｉｎｕｘ代码开发就像是“集市式”丌 发，任意选择并按自己的意愿整合出新的产品。系统对操作系统的要求是需要有网络的支持，并且有良好的实时性，嵌入式Ｌｉｎｕｘ 符合系统的这些需求，并且嵌入式Ｌｉｎｕｘ是免费的，遍布全球的众多Ｌｉｎｕｘ爱好者又能给予Ｌｉｎｕｘ开发者强大的技术支持，综合考虑，系统将采用嵌入式Ｌｉｎｕｘ操作系统来进 行开发。在设计中，构造了以嵌入式Ｌｉｎｕｘ为核心的两层软件体系结构：操作系统层和应用程序层。操作系统层包括驱动程序层和任务调度层两层，驱动程序层完成对系统己有的硬件系统进行配置、读写和启动等操作，是最底层的软件系统。应用程序层为最顶层的软件系统，由一系列的任务构成，每个任务分别完成一定的软件功能。操作系统层主要进行驱动程序层和应用程序层之间的沟通，完成各任务之间的调度。图２．３是软件总体结构图应川程序层应辩】程序作业管理操作系统层文件管理 进程调度存储管理 嘲络协议设备管理驱动程序图２．３软件总体结构圈１２顾一ｆｊ学位论文桀于ＡＲＭ＋ＦＰＧＡ的雷ｊ厶何服控制器设计３硬件设计对于一个嵌入式系统而言，硬件设计需要从两方面考虑：一方面器件选型，考虑其 是否满足应用需求，硬件资源是否足够用来编程调试并保证系统性能优良；另一方面硬 ，件资源在满足系统需求的前提下要尽可能的降低成本。在上一章中已经选定了以ＡＲＭ＋ＦＰＧＡ为控制芯片的硬件结构，因此在这一章中首先介绍了ＡＲＭ和ＦＰＧＡ芯片的选择考虑的几个因素，然后介绍伺服控制器硬件部分的设计与实现，阐述硬件部分的结构设计及各部分电路设计，并给出相应的电路原理图。３．１芯片的选择３．１．１．ＡＲＭ芯片的选择主要从性能、价格方面考虑以下几个因素【２４，２５，２６】：１）ＡＲＭ芯核采用ＷｉｎＣＥ或Ｌｉｎｕｘ等操作系统可以减少软件开发时间，增强系 统的可靠性，因而需要选择ＡＲＭ７２０Ｔ以上带有ＭＭＵ功能的ＡＲＭ芯片，ＡＲＭ７２０Ｔ、 ＳｔｒｏｎｇＡＲＭ、和ＡＲＭ９都带有ＭＭＵ功能。而ＡＲＭ７ＴＤＭＩ不带有ＭＭＵ，不适于开发带有ＭＭＵ控制的操作系统。２）系统时钟控制器系统时钟决定了ＡＲＭ芯片的处理速度。ＡＲＭ７的处理速度 为０．９ＭＩＰＳ／ＭＨｚ，ＡＲＭ９的处理速度为１．１ＭＩＰＳ／ＭＨｚ，ＡＲＭｌ０最高可以达到７００ＭＨｚ。 不同芯片对时钟的处理不同，有的芯片只有一个主时钟频率，这样的芯片可能不能同时顾及ＵＡＲＴ和音频时钟的准确性；有的芯片内部时钟控制器可以分别为ＣＰＵ核和ＵＳＢ、ＵＡＲＴ、ＤＳＰ、音频等功能部件提供不同频率的时钟。３）ＵＳＢ接口许多ＡＲＭ芯片内置有ＵＳＢ控制器，有些芯片甚至同时有ＵＳＢ Ｈｏｓｔ和ＵＳＢ Ｓｌａｖｅ控制器。如Ｓ３Ｃ２４１０Ｘ集成有支持ＵＳＢｌ．１协议的ＵＳＢ ＨＯＳＴ控制器。４）ＧＰＩＯ数量在某些芯片说明书中，申明的是最大可能的ＧＰＩＯ数量，但是有许多引脚是和地址线、数据线、串口线等引脚复用的。这样在进行系统设计时需要计算实 际可以使用的ＧＰＩＯ数量。５）中断控制器ＡＲＭ内核只提供快速中断（ＦＩＱ）禾ｌｌ标准中断（ＩＲＱ）两个中断向量。 但各个半导体厂家在设计芯片时加入了自己不同的中断控制器，以便支持诸如串行口、外部中断、时钟中断等硬件中断。外部中断控制是选择芯片必须考虑的重要因素，合理的外部中断设计可以很大程度的减少任务调度的工作量。６）ＬＣＤ控制器有些ＡＲＭ芯片内置ＬＣＤ控制器，有的甚至内置６４Ｋ彩色ＴＦＴ ＬＣＤ控制器。在设计ＰＤＡ和手持式显示记录设备时，选用内置ＬＣＤ控制器的ＡＲＭ芯片如Ｓ１Ｃ２４１０较为适宜：７）ＡＤＣ和ＤＡＣ有些ＡＲＭ芯片内置２～８通道８～１２位通用ＡＤＣ，可用于电池检３硬件设计硕．Ｉ：学位论文测、触摸屏和温度监测等。如三星的￥３Ｃ２４１０就内置有８通道１０位通用ＡＤＣ。 ８）扩展总线大部分ＡＲＭ芯片具有外部ＳＤＲＡＭ和ＳＲＡＭ扩展接口，不同的ＡＲＭ 芯片可以扩展的芯片数量即片选线数量不同，外部数据总线有８位、１６位或３２位。９）ＤＭＡ控制器有些ＡＲＭ芯片内部集成有ＤＭＡ（Ｄｉｒｅｃｔ１Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）可以和硬盘等外部设备高速交换数据，同时减少数据交换时对ＣＰＵ资源的占用。 Ｏ）价格低在成本预算有限的情况下不能无限制的选择高质量、高价格的产品，总是希望选用性价比较高的产品以满足开发的需要。 前面９个因素是关于芯片性能方面的，最后一个因素是关于成本方面的。基于以上因素，选择了Ｓａｍｓｕｎｇ公司的基于ＡＲＭ９２０Ｔ的Ｓ３Ｃ２４１０Ｘ。这款芯片带有ＭＭＵ和 ＭＰＵ（ＭＰＵ支持实时操作系统），适合开发带有存储控制器的嵌入式操作系统；有８通 道１０Ｂｉｔ的ＡＤＣ，可以减少开发ＡＤＣ的时间；有ＬＣＤ控制器，加上缓冲就可以与ＴＦＴ、 ＳＴＮ型的ＬＣＤ直接相连；有ＵＡＲＴ和ＵＳＢ控制器，容易与ＰＣ机形成ＲＳ２３２接口互联， 唯一不足之处是ＰＷＭ输出太少，只有４个（ＴＯＵＴ［３：０】）。在配合ＦＰＧＡ之后，可以扩 展ＰＷＭ数，增强系统的应用能力。 ３．１．２．ＦＰＧＡ芯片的选择。ＦＰＧＡ器件的选用同其它通用逻辑器件不同，除考虑器件本身的性能外，丌发软件 的选择也很重要。ＦＰＧＡ器件的价格已经不菲，更不用说设计软件的价格，所以如何选 用合适的ＦＰＧＡ器件，不只是一件一次性的工作，还涉及到设计软件的选用以及今后进一步下作的开展。。首先，用户应该根掘自身的技术环境、技术条件、使用习惯等选择一种合适的软件 工具，同时要兼顾ＥＤＡ技术的发展。占据优势的软件供应商同大多数芯片制造商建立 了良好的合作伙伴关系，所以，拥有一种设计软件，再进一步选择不同的工具库，或增 加部分配嚣，即可对不同厂家的不同种类的ＦＰＧＡ产品进行设计。 其次，用户可根据设计的需要确定选择哪一类ＦＰＧＡ器件。如果用于航天、军事领 域，反熔丝技术的一次编程型ＦＰＧＡ是首选；如果要完成多种算术运算，或是要求在较 高速度下，ＦＰＧＡ／ＣＰＬＤ是较好的选择；而对于功能复杂的时序逻辑电路而言，标准门阵列单元型的ＦＰＧＡ具有集成度高、保持灵活和功耗低的优点。当然，这只是通用准则，关键是所选择的器件能满足设计要求的所有功能，在此基础上，再利用上述准则确定具 体的一种器件。 第三，选定某一厂家的产品，生产同类器件的厂家很多，一般依据以下准则进行选 择。 （１）选择有设计软件支持的厂家的芯片，这样可减少资本投入，降低成本。 （２）选择产品设计性能改进有余量的。如果所选择的芯片是某一厂家产品中容量：１４硕．Ｌ学位论文毓于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计最大，或是速度最高的，那么，一旦设计需要改进，则有可能在该厂家的芯片中再选不 出合适的来了。 （３）设计应用的延续性和可扩展性。如果所选厂家的产品具有很大的局限性，则有可能仅仅适用于很少一部分设计，从而造成设计软件投入上的浪费。 （４）选择性能价格比最优的。尽管像Ｘｉｌｉｎｘ、Ａｌｔｅｒａ这样的器件生产厂家都在通 过降价来进行市场宣传，大多数ＦＰＧＡ芯片的价格还是比较高的，所有在满足上述准则的情况下适当考虑价格也是有必要的。 基于上面的因素选择了Ａｌｔｅｒａ公司的Ｃｙｃｌｏｎｅ系列ＥＰｌＣｌ２Ｑ２４１ ０型ＦＰＧＡ产品。Ａｌｔｅｒａ公司有良好的开发软件，并与第三方开发软件兼容。３．２系统硬件结构３．２．１系统硬件结构 提出的硬件结构如图３．１所示：广一一一一一、万拉毛丽．块图３．１控制器结构在满足系统主要技术指标和使用要求的情况下，在设计时，为保证系统的集成度， 提高可靠性及系统的升级能力，采用了模块化设计，按照各部分功能，将硬件划分为核 心硬件模块和外围硬件模块，在每个模块中进一步划分具体功能，各个功能在ＰＣＢ中相对独立。控制器主要由ＡＲＭ模块和ＦＰＧＡ模块组成。ＡＲＭ处理器用于操作系统、液晶显示、 串口通讯等管理调度和控制算法的实现，ＦＰＧＡ用来实现与外围器件的接口。根据控制 器结构，在设计时将硬件划分为ＡＲＭ最小系统模块、通信模块、人机接口模块、ＦＰＧＡ 模块、信号检测电路模块和控制信号输出模块。由于电源、复位、时钟在ＡＲＭ、ＦＰＧＡ 以及通信模块都需要，故单独将它划分为一个模块进行设计。３．２．２系统ＰＣＢ图由于￥３Ｃ２４１０采用ＦＢＧＡ封装，在有限的空间上能够布置更多的元器件和系统抗干扰性能得到增强，但相应增加了设计的难度，两层板已经不能满足设计需要，设计时！型壁垄盐堡！：堂丝丝兰采用了４层板。图３．２是ＰＣＢ图图３２ＰＣＢ版图３．３各模块介绍３．３．１ＡＲＭ最小系统设计 ＡＲＭ的最小系统包括电源、时钟源、复位电路、代码和数据存储空间、合理的管脚设置以及必要的调试接口等要素。这一节主要介绍￥３Ｃ２４１０Ｘ的存储电路和ＪＴＡＧ调 试电路。由ＡＲＭ构成的最小系统如图３ ３所示。１Ｓ３Ｃ２４１０Ｓａｍｓｕｎｇ公司推出的３２位ＲＩＳＣ处理器￥３Ｃ２４１０Ｘ为手持设备和一般类型应用提供 了低价格、低功耗、高性能小型微控制器的解决方案。￥３Ｃ２４１０Ｘ采用丁ＡＲＭ９２０Ｔ内 核，Ｏ １８ｐｍ工艺的ＣＭＯＳ标准宏单元和存储嚣单元。它的低功耗、精简和出色的全静 态设计特别适用于对成本和功耗敏感的应用，同样它还采用了一种叫做ＡｄｖａｎｃｅｄＭｉｅｒｏｅｏｎｔｒｏｌｌｅｒＢｕｓＡｒｃｈｉｔｅｃｔｕｒｅ（ＡＭＳＡ）新型总路线结构。由于带有ＭＭＵ功能．支持Ｗｉｎｄｏｗｓ ＣＥ、Ｌｉｎｕｘ操作系统。支持ＡＲＭ调试结构，片上ＩＣＥ支持ＦｌＡＧ调试方式。２．存储器接口电路 在￥３Ｃ２４ＩＯＸ中，存储器模块被分为程序代码存储器和数据代码存储器。程序代码顾一ｉ：学位论文桀于ＡＲＭ＋ＦＰＧＡ的雷达们服控制器设计存储器主要由Ｅ２ＰＲＯＭ担当。在设计中，采用了ＮＯＲ Ｆｌａｓｈ为程序存储器，数据代码存储器由ＳＤＲＡＭ存储器件充任。 ￥３Ｃ２４１０Ｘ理想可寻址的空间范围是４ＧＢ，其中有３ＧＢ的空间预分配给处理器内部的寄存器和其他设备，留给外部可寻址空间是１ＧＢ，理论上有３０条地址线。这１ＧＢ空 间中，根据所支持设备的特点，￥３Ｃ２４１０将存储空间分为８组（Ｂａｎｋ），每组的大小是 １２８Ｍ。数据总线引脚为Ｄ触队Ｏ～ＤＡＴＡ３１，共３２根。地址总线引脚ＡＤＤＲ０＂－ＡＤＤＲ２６共有２７根，支持１２８Ｍ地址空间。为方便操作，２４１０处理器给每个ｂａｎｋ分配了片选信 号。Ｂａｎｋ０～Ｂａｎｋ５的开始地址是固定的，用于ＲＯＭ或ＳＲＡＭ。于启动ＲＯＭ，Ｂａｎｋ６和Ｂａｎｋ７用于ＲＯＭ，ＳＲＡＭ或ＳＤ删。这两组可编程且大小相来选择这些ｂａｎｋ。 １）程序存储器（Ｎｏｒ Ｆｌａｓｈｌ系统固定将ｂａｎｋ０用同。Ｂａｎｋ０的起始地址固定为ＯＸ００００００００，ｂａｎｋ６的地址为０Ｘ３０００００００。Ｂａｎｋ７的开 始地址是Ｂａｎｋ６的结束地址，灵活可变。￥３Ｃ２４１０Ｘ采用ｎＧＣＳ［７：０１八个通用片选信号系统选用Ｅ２８Ｆ１２８Ｊ３Ａ作为程序存储器。Ｅ２８Ｆ１２８Ｊ３Ａ是英特尔生产的一款１６ＭＢ 的Ｆｌａｓｈ存储器。这款芯片具有速度快、功耗低、用户可以配置成８位或１６位模式并具 有通用Ｆｌａｓｈ接口等特点，因此受到广泛的应用。在设计中，采用两片Ｆｌａｓｈ共３２ＭＢ 作为程序存储空间，第一片Ｆｌａｓｈ的１６位数据线接处理器的低１６位［Ｏ：１５］，第二片的 Ｆｌａｓｈｌ６位数据线接处理器的高１６位［１６：３１］，通过片选信号ｎＧＣＳ０选通。此时，处理 器上的ＯＭ［１：Ｏ］为１０，表示数据宽度为３２位，不通过ＮＡＮＤ Ｆｌａｓｈ引导系统。图３．４是 Ｅ２８Ｆ１２８Ｊ３Ａ与Ｓ３Ｃ２４１０Ｘ的联接电路图。由于￥３Ｃ２４１０Ｘ复位后自动从０Ｘ００００ 脚电压是３．３Ｖ，故在设计中选用了１６２２４５作为缓冲芯片。２）数据存储器 ￥３Ｃ２４１０Ｘ的芯片内部自带了４Ｋ．Ｂｙｔｅ的ＳＲＡＭ，但在复杂的应用程序或是使用嵌００００Ｈ开始执行，所以该Ｆｌａｓｈ使用了ｂａｎｋ０。由于Ｆｌａｓｈ的引脚工作电压是３Ｖ，而ＡＲＭ的引入式操作系统的情况下，由于变量和堆栈的使用，４Ｋ＿Ｂｙｔｅ的ＲＡＭ空间是远远不够的， 所以需要进行外部数据存储器的扩展。在这次设计中根据￥３Ｃ２４１０提供的存储器接口的 特点，选用了Ｓａｍｓｕｎｇ公司的Ｋ４Ｓ５６１６３２作为该系统的数据存储器。Ｋ４Ｓ５６１６３２是２５６Ｍｂｉｔ ＳＤＲＡＭ（４ＭＸ１６ｂｉｔｘ４Ｂａｎｋｓ）。在设计中选用了两片Ｋ４Ｓ５１６３２Ｃ作为３２位存储器。第一片Ｋ４Ｓ５６１６３２Ｃ输出数据线ＤＱ０－－ＤＱｌ５连接２４１０ 数据总线ＤＡｌＡＯ―Ｄ筒队１５，第二片连接２４１０Ｘ的数据总线ＤＡＴＡｌ６－ＤＡＴＡ３１。因为Ｋ４Ｓ５６１６３２Ｃ为十六位数据线，所以要两片Ｋ４Ｓ５６１６３２Ｃ来构成２４１０输入数据线的高１６位和低１６位。在￥３Ｃ２４１０中允许ｂａｎｋ６和ｂａｎｋ７可以使用ＳＤＲＡＭ，所以Ｋ４Ｓ５６１６３２Ｃ使用了ＣＰＵ上的ｂａｎｋ６，起始地址为Ｏｘ３０００ ３．５为 ，结束地址是Ｏｘ３３ＦＦ。图１６５Ｓ４ＫＦＦＦＦ ６３２Ｃ￥３Ｃ２４１ ０ 联接的电路图。．００００ 与Ａ０３ｊ１ＤＡＴＡ０／｝Ｄ３．３ＶＩｌ錾茗篱筹。 霾伊震５６３ｌ５３ １６ ５４ ５５ｎＲ】狮ｎ（－）Ｆ凫蔼要霞蔫川ｎＲＥ；耵佰’ｔ：严Ｅ＝掣ＧＧＩ：１赢ＮＤＩＮＤ０ Ｅ２８Ｆ１２６．１３Ａ１５０ｎｗＦｒ――――――――…１一鼍芦旺ＢＣＥ２’ ■…Ｉ一ＷＥ１４｜＇【；（ＷＩＫ２ｑ 。１５１Ｙ．．４．７ＫＥ２８Ｆ１２６Ｊ３Ａ１５０（１６ＭＢ）ｌＫ Ｒｌｌ了萄购顶＝ＵｌＯ ｌｍＡＤＤＲｌｎ＾Ｉ）Ｉ）Ｒ ＾ｒＪｌ）Ｉ“ ２３图３．４Ｎｏｒ Ｈａｓｈ与￥３Ｃ２４１０Ｘ联接图Ｌ．ＢＡＤＤｌ毪２３ＬｎＤＡＴＡｌ６五可币趸；―蜀）１）心 】Ｉ小Ｏ－ＤＯＪ卜ｏｊ ：ＡＡｏＩ ?＾０ ＤＯ＇２ Ｆ＋＾：?Ａ３?Ａ４罱麓ＤＯ§）ＡＩＡ ＪＡＩ＾１８ Ｊ“）＾ｌＡ２ Ａ５Ｊ１Ａｆ）１）Ｉ“Ｊ１Ａ【Ｊ【Ｊ附ＩＪ｝＾１）Ｉ¨翠ＪＤＱ５Ｄ０６ ＤＱ７Ｊ１＾１）Ｉ，ＫＤ０４Ｄ０５ Ｄ０６ｊ＾１Ａ２Ａ６Ａ７ Ａ８’ｌ－ＩＪｌＡＩ｝ｌＷ执?Ａ５ ３２?＾６！’１１ＩＪ“．ＶｋＩＡ翌ｊ１Ｉ｝＾ｌＡ２４ ｎＩ Ｊ＾ＩＡ２５ ）＾１Ａ！ＪｎＩ）１）ｌｔ Ｊｎｌ）Ｉ）Ｉ亡Ｌ】Ｉ，、Ｉ“）Ｋｋ ＩＪｌＡｌ）ｆ）ＲｌＤ０８Ｉ：｝Ｏｏ ＤＱＩＯ罐：４ｉ４。笆２２３０Ａ９Ａ１０然墨黼墨～ＡＤｌＪｋＵ１ ３５“ＩＡＤＤｋｌ４ｂ１ＡＤ『）Ｒ２４Ａｎ Ａ１２２０Ｉ｝０１１ ｔｘ）１２ ＤＯ］３ＤＯ ｒａ４ ＤＱｌ５徽勰ａｒｉａｆ）１）Ｒ１４?Ａ７ ?Ａ８ －Ａ９ ＡｌＯＡｌＩＤ０７Ｄ０８ Ｄ。９ ＤＯ Ｊ０：：Ｉｊ－爱“年ＤＯｔｌＤＯｔ２ ＤＱ Ｊ３ ＤＯｌ４●■●■ｌＪｌＩ）ＡＡ１２ｌＡ２ｒＪｌＩ）＾１Ａ！■ＬＪ叭【ＪＤＲｌ５：ｌ队０ 队Ｊ２０二Ｓ ２?队Ｏ稚．鼬＿引Ｉ：ＪＩＩ）＾ｌ Ａ ＩＪ“）Ａ１Ａ３?队ｌＥＸｉｔ５０，姒Ｓ 蕊 ｝ｌＰ●■帝范ｃｓ冀思一Ｖｌ；｝｜懈激竺！ｆＫ４Ｓ５６１５３２Ｃ（３２ＭＢ）一卜．＿］ 璐ＴＩＪ一６阳柳ｆ’５．司１器一 舞爱 豢至 蒸盏１８Ｌ９：从图３．５ Ｋ４Ｓ５６１６３２Ｃ与￥３Ｃ２４１０联接的电路图硕Ｌ学位论文皋十ＡＲＭ＋ＦＰＧＡ的雷达ｆ，ＪＮ控制器设计３）ＪＴＡＧ调试接口亍７图３．６ ＡＲＭ芯片的ＪＴＡＧ接口及复位图３．６为ＡＲＭ芯片的ＪＴＡＧ连接图。Ｓ３Ｃ２４１０Ｘ微处理器支持ＪＴＡＧ测试功能，并且提供了ＴＭＳ，ＴＣＫ，ＴＤＩ，ＴＤＯ等调试信号线，因此扩展ＪＴＡＧ调试接口比较容易，只需要将相应的引脚连接到标准的２０针的ＪＴＡＧ接口上即可。３．３．２外围接口电路设计 外围接口电路主要包括与上位机的通信模块、采集伺服电机及雷达天线位置信号的 Ａ／Ｄ模块以及控制伺服电机的Ｄ／Ａ模块。与上位机通信的主要有以太网、ＵＡＲＴ和ＵＳＢ。 由于ｓ３ｃ２４１０已经集成了ＵＡＲＴ控制器和ＵＳＢ控制器，因此只需要外接一个以太网控 制器。在设计中，选用了ＲＴＬ８０１９ＡＳ作为以太网控制器。１．ＵＡＲＴ接口电路 ￥３Ｃ２４１０Ｘ具有３个ＵＡＲＴ通道。常用转换芯片有Ｍａｘｉｍ公司的ＭＡＸ３２３２系列及 其兼容的芯片。ＭＡＸ３２３２的外接电路简单，只需外接４个Ｏ．ＩＩｘＦ的电容给电荷泵使用，因为可使用多层瓷片电容，所以体积很小。带有ＥＳＤ静电保护。２．７Ｖ￣５Ｖ宽电压供电。图３．７ 即为ＵＡＲＴ接口电路。在设计时只用到了两个ＵＡＲＴ口（ＵＡＲＴ０和ＵＡＲＴ］）。图３．７ＵＡＲＴ接口电路２．ＵＳＢ接口电路Ｓ３Ｃ２４１０Ｘ芯片集成有ＵＳＢ控制器，因此，直接将ＤＰ０，ＤＮ０引出再加上５Ｖ电源１９３硬件设计硕’Ｊ：学位论文构成ＵＳＢ接口（Ａ型），将ＤＮｌ，ＤＰＩ引出构成Ｂ型接口。图３．８为ＵＳＢ接口图。‘十５Ｖ？图３．８ＵＳＢ接口图３以太网接口电路 ￥３Ｃ２４１０没有以太网控制器，因此需要外接一个以太网控制器。设计中选用了 ＲＴＬ８０１９ＡＳ作为以太网控制器。这是一款高度集成以太网控制器，能够简单的实现ＰｌｕｇａｎｄＰｌａｙ并兼容ＮＥ２０００、掉电等特性，支持ＪＵＭＰＥＲ和ＪＵＭＰＥＲＬＥＳＳ选项。为了提供完全解决即插即用方案，ＲＴＬ８０１９ＡＳ在集成１０ＢＡＳＥＴ收发器，ＢＮＣ和ＡＵＩ接口之间的自动检测功能。此外，８４蚤．ＩＲＱ总线和１６条基本地址总线为大资源情况下提供了宽松的环境。 ＲＴＬ８０１９ＡＳ支持１６ｋ，３２ｋ，幂Ｂ６４ｋ字节ＢＲＯＭ和闪存接口。它仍然提供页面模式功 能，这种功能能支持在仅１６ｋ字节内存系统空间下的４Ｍ字节的ＢＲＯＭ此外，ＢＲＯＭ的 无用命令被用来释放ＢＲｏＭ内存空间。ＲＴＬ８０１９ＡＳ用１６ｋ字节ＳＲＡＭ设计在单片芯片上，它的设计不仅提供了更多友好的功能，而且节省了ＳＲＡＭ存储资源。 具体连接如图３．９所示。’争攀图３．９以太网接口电路图―Ｍ”＾Ｕ＃ａ魂－＝：ｒ●●，２０硕Ｊ二学位论文堆于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计电路使用了１６位总线方式进行控制，即数据总线ＤＡＴＡｌ ５～ＤＡＴＡ０与芯片的ＳＤｌ５～ＳＤ０连接，地址线也进行相应连接，ＡＲＭ地址线Ａ１连接到ＲＴＬ８０１９ＡＳ的ＡＯ，将 ＡＲＭ芯片的片选信号线ｎＧＣＳ３与ＲＴＬ８０１９的ＳＡ５相连，当ＳＡ５为低电平时选通，８０１９ＩＮＴ为ＲＴＬＳ０１９的中断信号，高电平中断。．由于ＲＴＬＳ０１９是５Ｖ供电，而与之连接的￥３Ｃ２４１０为３．３Ｖ系统，所以数据、地址以及 控制线都串接了一个２２０ｆ］的电阻。３．３．３人机接口电路设计在￥３Ｃ２４１０中已经集成了液晶显示器（ＬＣＤ）控制器，支持ＴＦＴ彩屏，最高分辨率可达６８０ｘ４８０；支持单色，４级灰度，１６级灰度，２５６色及４０９６色ＳＴＮ ＬＣＤ，最高分辨率为６４０ｘ４８０。ＬＣＤ接口如下图所示（图３．１０）。｝蝴脯黼附，３．３．４ ＡＤＣ、ＤＡＣｉ：：：：三兰三耋茎ｉ星墓耋詈耋茎到篙ａｄｍ＂薹ＦＦ｝｝一Ｆ｝一｝Ｅ｝Ｉ每譬亭占毒一Ｆ｜｜１Ｊ１．ＡＤＣ图３．１０ ＬＣＤ接口电路在设计中，由于ＡＲＭ本身带有８位１０Ｂｉｔ的ＡＤＣ，因此没有考虑另加ＡＤＣ高速 模块。速度信号直接由ＦＰＧＡ提供接口，光电编码器的端口电压是３．３Ｖ，ＦＰＧＡ的引脚电压是３．３Ｖ，这样光电编码器可以直接与ＦＰＧＡ连接。Ｖ００．３Ｖ Ｐｌ－［ＡＩＮ０ ＡＩＮｌ ＡｌＮ２■：： ：ｂＮｒｅｆ ＡｌＮ７ ＡｌＮ６ ＡＩＮ５ ＡＩＮ４△ｌ！１２毛伍１１００ｐＦ。亍图３．１１ ＡＤＣ模块２．ＤＡＣ’为了将计算机发出的控制指令转变为伺服电机的控制电流，需要有Ｄ／Ａ转换器。ＤＡＣ转换器除了可靠性高、满足～定的精度要求外，输出还必须具有保持功能，以保证被控对象可靠地工作。在设计中，选用了ＤＡＣ０８３２作为模拟量的输出通道。ＦＰＧＡ与ＤＡＣ０８３２接口电路如图３．１２所示。２ｌ墓ＤＢ８ ７６岙器躲埘ＯＤＩｌｒ）鲫Ｉ）Ｉ｛ｌ（１ＶＲＥＦ ＲＦＢ ｌｏＵＴｌ ＩｏＬ丌【２５ ４篓ＧＮＤＤｂ｝ＩＤ１２功３１９１４ Ｄ１５ １３１６ Ｄ１７ ＧＮＤ ＧＮＤＤＡＣ０８３２Ｕ图３．１２ＤＡＣ０８３２与ＦＰＧＡ的连接图３．３．５电源、时钟和复位模块１电源电路￥３Ｃ２４１０Ｘ的内核工作于１．８Ｖ，Ｉ／Ｏ端口工作于３．３Ｖ，同时，ＮＯＲＦｌａｓｈ的端口工作电 压是３．３Ｖ，ＳＤＲＡＭ工作所需电压为３．３Ｖ。在ＥＰｌＣｌ２Ｑ２４０中，内核电压为１．５Ｖ，Ｉ／Ｏ端 口电压可以是１．８Ｖ、２．５Ｖ和３．３Ｖ。而ＤＡＣ的参考电压是２．５Ｖ。因此，这个系统是多电源系统。在设计中，采用了ＴＰＳ７０１５ｌＰ聊产生３．３Ｖ和１．８Ｖ，选用了ＵＣ３８２．１、ＵＣ３８２．３作为＋１．５Ｖ和＋２．５Ｖ电平转换芯片。图３．１３、３．１４是电压调理电路图。气ｒ图３．１３ ＴＰＳ７０１５１的电压调理电路Ｋ叮Ｈ‰．室｜●掣舌士～竺 一删弩ＦＩ ．图３．１４ １．５ｖ、＋２．５ｖ电源调理电路２复位逻辑电路在设计中，选取了专门的系统监视复位芯片ＩＭＰ８１１Ｓ。该芯片性能优良，可以通过手动控制系统的复位，同时还可以监控系统的电源。一旦系统电源低于系统复位的阀值硕：Ｌ学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达ｆ司服挖制器设计（２．９Ｖ），ＩＭＰ８１ １ Ｓ将会对系统进行复位。系统复位电路如图３．１ ５所示。３时钟电路时钟电路相当于微处理器工作时的脉搏，时钟的准确和稳定对系统的性能有很重要的影响。 １）ＡＲＭ时钟源 通过１２ＭＨｚ晶体振荡器向微处理器提供时钟，此时，ＥＸＴＣＬＫ接高电平３．３Ｖ。图３．１６是时钟输入图。由于系统不存在停电之后继续需要持续工作的器件，此时，ＸＴＩｒｔｃ接入高电平１．８Ｖ，ＸＴＯｒｔｃ悬置。图３．１６ ＡＲＭ时钟输入电路２）ＦＰＧＡ时钟源 ＦＰＧＡ内部没有振荡电路，使用有源晶振是比较理想的选择。ＥＰｌＣｌ２的输入的时钟频率范围是１５．６２５ＭＨｚ～３８７ＭＨｚ，经过内部ＰＬＬ电路后可以输出１５．６２５ＭＨｚ．２７５ＭＨｚ 的系统时钟。当输入时钟频率较低时，可以使用ＦＰＧＡ内部ＰＬＬ调整ＦＰＧＡ所需的系 统时钟，使系统运行速度更快。ＰＬＬｌ使用的是ＣＬＫ０或ＣＬＫｌ的时钟输入，而ＰＬＬ２使用的是ＣＬＫ２或ＣＬＫ３的时钟输入。时钟源电路如图３．１７，采用了一个２０ＭＨｚ的有 源晶振。有源晶振的１、４脚接＋３．３Ｖ电源，２脚接地，３脚为晶振的输出接ＦＰＧＡ的ＣＬＫＯ引脚。避：Ｑ．．ＫＯ，，Ｌ―ｔｐＣＩ．Ｋ１ ＬＶＤ∞Ｉ．．ＫＩｎ盟Ｌ―ＶＤ，－熨∞；Ｉ．Ｋ２ｎ ｉ型一＿＿，～ ―． ． 。― ． ． ． ． 一∽．１乎ＩＣｌ２Ｑ２４０１７；Ｊ兰―卫攀‘图３．Ｉ ７ＦＰＧＡ时钟源电路Ｆ．３．３．６ＦＰＧＡ模块设计３硬件设计硕二ｌ二学位论文１．ＦＰＧＡ的配置电路与ＭＣＵ芯片一样，ＦＰＧＡ运行时需要有最小系统的支持，但ＥＰｌＣｌ２Ｑ２４０包含有 １２，０６０个Ｌｅｓ和２３９Ｋｂｉｔｓ的片上ＲＡＭ，用户ＩＯ口为１７３个。因此没有设计存储电路，但ＦＰＧＡ是停电后数据全部丢失，故需要有配置电路存储ＦＰＧＡ的配置文件和时钟电源和复位电路等。下面是ＦＰＧＡ的配置电路，电源时钟和复位电路已在第二节讲了。在ＦＰＧＡ的设计中，设计的最终结果必须转化为的配置文件，下载配置到相应的硬件中，才可以实现设计的功能。ＦＰＧＡ的Ｉ／Ｏ逻辑功能和内部互连是通过配置数据建立的。下载配置电路的设计是整个设计过程中必不可少的关键环节。常用于配置ＦＰＧＡ芯 片有ＥＰＣＳ４，ＥＰＣＳｌ６等。系统采用ＥＰＣＳｌ６作为串行配置芯片。常用的配置方式有主动串行配置（Ａｃｔｉｖｅ ｓｅｒｉａｌ（ＡＳ）ｃｏｎｆｉｇｕｒａｔｉｏｎ）、被动串行配置（Ｐａｓｓｉｖｅ ｓｅｒｉａｌ俾Ｓ）ｃｏｎｆｉｇｕｒａｔｉｏｎ）以及基于ＪＴＡＧ的配置。所有的Ｃｖｃｌｏｎｅ＆器件均提供符合ＩＥＥＥ １１４９．１ａ～１９９０协议的ＪＴＡＧ配置电路。片上 ＪＴＡＧ引脚支持１．５Ｖ／１．８Ｖ或者２．５Ｖ／３．３Ｖ Ｉ／Ｏ标准，ＴＤＯ引脚电压由它所在ｂａｎｋ的ＶｃＣ。ｏ 决定。在设计中，采用主动配置＋ＪＴＡＧ方式（图３．１８）。黼傅一一一心棚面灌Ｕ：Ｄｆ．……～……【。ｋｒＬＳ］＇ＡＴＵＳ霜｝菱婆｛ 霭 ＡＴＡ０｝出Ｈｅａ赫删嘿｝壹ｊ匝ｑ ―ＭＳＥＬＩ｝马Ｉ巧ＦＰＧＡ｛ＣＯＮＦ＿ＤＯＮＥ ｛ＫＬＣＤ９－ＡＴＡＤＤｔ…一……。………一，一一Ｊ ＥＰＩＣｌ２Ｑ２４０１７２．与ＡＲＭ的连接ＡＲＭ与ＦＰＧＡ的连接方式主要有以下几种： （１）直接相连。把ＦＰＧＡ作为ＡＲＭ的一个存储器件，这种方式的优点在于不需 要考虑它们之间的通信协议，按照存储器的控制驱动程序编写即可。不足之处在于难以 确定优先级，．需要进行编程指定。 （２）通过双口ＲＡＭ。这种方式简单，但成本较高，不适用于低成本场合。２４硕：Ｌ学位论文皋于ＡＲＭ＋ＦＰＧＡ的雷达倒服控制器设计（３）采用并口方式接入ＡＲＭ。设计中采用中断＋存储器方式，图３．１９是ＡＲＭ与ＦＰＧＡ连接示意图。数据总线是１６位，地址总线是５位。ＡＲＭ通过ｎＧＣＳｌ与ＦＰＧＡ的ｎＣＳ相连，当ｎＧＣＳｌ＝１时选中ＦＰＧＡ，同时将ＦＰＧＡ映射到ＡＲＭ的存储空间０Ｘ０８００ 号，请求占用ＡＲＭ处理器。ｎＯＥ ＧＰＦ３ＲＤ００００～０Ｘ１０００００００的１２８ＭＢ空间上。当ＦＰＧＡ忙时，通过ＢＵＳＹ向ＡＲＭ发出一条信号进入ＧＰＢ３中。ＡＲＭ通过 ｎＯＥ与ｎＷＥ控制ＦＰＧＡ的读写过程。当ＦＰＧＡ的ＥＩＮＴＮ＝１时，向ＡＲＭ发出中断信ＢＵＳＹｎＷＥＷＲＮＡＲＭ ￥３Ｃ２４］０ＸｎＧＣＳｌ ＥＩＮＴ２１ｎＣＳ ＥＩＮＴＮＦＰＧＡＥＰｌＣｌ２Ｑ２４０ＡＤＤＲ［６．．２】。地删３线卜＼ ∥Ａ【４．．ｏ】／１ ，ＤＡＴＡｐ｜．．０】 ＼４数据总线卜＼ ∥ ＤＡＴＡ［３．１．，ｏ】图３．１９ＦＰＧＡ与ＡＲＭ连接的示意图３．４小结在这一章中，主要是硬件设计。根据系统性能需要，选择基于ＡＲＭ９２０Ｔ的￥３Ｃ２４１０和Ａｌｔｅｒａ公司的ＦＰＧＡ芯片ＥＰｌＣｌ２Ｑ２４０作为主控芯片；选用２片Ｅ２８Ｆ１２８Ｊ３Ａ１５０计 ３２ＭＢＮｏｒ Ｆｌａｓｈ和２片Ｋ４Ｓ５６１６３２计６４ＭＢ ＳＤＲＡＭ作为存储器，满足将来系统升级的需要；选用ＲＴＬ８０１９ＡＳ作为以太网控制器满足系统与上位机通信的需要；设置ＬＣＤ接 口，可以从系统中直接读取伺服系统的各项参数（需要软件支持）；选用ＡＤＣ０８３２作为 控制信号的输出转换，满足高速ＡＤＣ的需要；并将ＡＲＭ与ＦＰＧＡ上多余的引脚引出作为将来升级的需要。ＡＲＭ与ＦＰＧＡ的连接形式采用中断＋存储器的形式，避免采用双口ＲＡＭ增加系统成本。４智能控制算法及ｊｅ在伺服系统中的Ｊ衄用硕二Ｊ：学位论文４智能控制算法及其在伺服系统中的应用在伺服系统中，控制算法的好坏直接影响到系统性能，如果选择不当将严重影响系 统性能的发挥。在第２章中我们已经选择了ＰＩＤ算法作为系统的控制策略，但雷达伺服 系统不是一个线性系统，只是在一定的范围内可视为线性系统，因此需要对ＰＩＤ做一调 整以使其具有一定的适应性满足系统的需要。常用于ＰＩＤ参数调整的方法有经验法，即根据操作者的经验进行调整，但这种方法具有一定的局限性。计算机的引入改变了伺服系统的调整方式，人们产生了利用计算机进行自动调整的思想，因此这一章主要介绍ＰＩＤ参数在线自动调整方法一模糊神经网络控制算法及其在伺服系统中的应用。４．１模糊控制与神经网络的融合Ｌ．Ａ．Ｚａｄｅｈ教授创立的模糊集理论并得到了快速发展和实际的运用，已成为智能控 制领域的一个重要分支。模糊逻辑控制比较适合表达那些模糊或是不确定性的知识，但 人们实际运用过程中逐步发现了它的一些不足之处，主要表现为：①信息简单的模糊处 理将导致系统的控制精度降低和动态品质变差，若要提高精度则必然增加量化级数，从 而导致规则搜索范围扩大，降低决策速度，甚至不能实时控制。②模糊控制的设计尚缺 乏系统性，无法定义控制目标。规则的选择、论域的选择、模糊集的定义、量化因子的 选取等多采用试凑法，这对复杂系统的控制是难以奏效的。 神经网络具有并行计算、分布式信息存储、容错能力强以及具备自适应、自学习等 优点，因此得到了人们广泛研究，但也存在以下方面的问题：①由于ＮＮ的高度非线性， 使得整个系统从数学上进行稳定性和收敛性的证明仍比较困难，需要寻求有效的分析手 段。②ＮＮ的学习速度一般较慢，为满足实时控制的要求，必须研究快速的学习算法和 并行算法。③缺乏硬件支持，难以发挥ＮＮ的特点。这些导致了人们在不同控制方法中 采取融合的方法。 人们在分析了神经网络与模糊控制的方法后提出了模糊一神经网络融合的方法。 模糊控制系统与神经网络的共同特点在于处理和解决问题时不需要对象的精确数 学模型。神经网络通过其结构的可变性，逐步适应外部环境的各种因素的作用，不断地 挖掘出研究对象之间内在的因果联系，以达到最终解决问题的目的。这种因果联系，不 是表现为一种精确的数学解析式描述，而是直接表现为一种相对精确的输入／输出值描 述。模糊系统在处理和解决问题时依据由人们总结出的描述各种因素之间相互关系的模 糊性语言经验规则，并将这些规则上升为简单的数值运算，以便让机器代替人在相应问 题面前具体地实现这些规则。经验规则的形成，不是基于对各种因素之间的关系作定量 而严格的数学分析，而是基于对它们所进行的定性的、大致精确的观察和总结。实现这些语言规则的数值运算无须严格精确的反映出上述因素之间的精确的数学关系和数值２６硕一Ｉｊ学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达ｆ，Ｊｔｌ髓控制器设计运算。 目前，神经网络与模糊技术的融合主要有以下几种方式【】ｗ：（１）神经元一模糊模型这种模型以模糊控制为主体，应用神经元网络进行推理 和选择模糊控制的隶属度函数，实现模糊控制的决策过程，以模糊控制方法为“样本”， 对神经网络进行离线学习。“样本＂就是学习的“教师”。所有样本学习完后，这个神经网络就是一个聪明、灵活的模糊规则表，具有自学习、自适应能力。其结构如图４．１ａ 所示。（２）神经网络与模糊模型这种模型根据输入量的不同性质分别则神经网络与模 糊控制进行直接处理输入信息，直接作用于控制对象，更能发挥各自的控制优点。其控制框图如图４，１ｂ所示。 （３）模糊、神经网络模型这种模型以神经网络为主体，将输入划分为若干个不同形式的模糊推理组合，对系统先进行模糊逻辑判断，以模糊控制器输出作为神经网络的输入。后者具有自学习的功能。其模型如图４．１ｃ所示（．’图４．１神经网络与模糊控制融合的结构形式４．２模糊神经网络用到的模型如下图［２８］所示图４．２模糊神经网络臼适应模型２７４智能控制算法及其和伺服系统中的Ｊ逆用颂：Ｉ：学位论文４．２．１模糊神经网络结构 论文中用到的模糊推理神经网络的结构由图４．２给出。该网络由输入层、模糊化层、 模糊推理层和输出层组成。第一、二层对应于模糊控制规则的前提“ＩＦ”采用高斯基函数 作为隶属度函数；第三层是模糊推理层，最后一层是输出层，对应于规则的结论“ＴＨＥＮ”。在图中，推理函数采用高斯基函数【２２】。 第一层输入层输入层的各个节点直接与输入量的各个分量连接，将输入量传到下一层。对该层的 每个节点ｆ的输出可表示为输出节点：耐Ｄ＝ｘｉ，江１，２，模糊集合的隶属函数的均值和标准差。（４．１）第二层输入节点：采用高斯基函数作为隶属函数，ａ肫和‰分别是第ｉ个输入变量第曙）－一掣，露：１，２，２…，拧％（４－２）输出节点：簖’：∥＾（薯）：Ｐ（货’）（４．３）图４．２模糊高斯基函数神经网络结构第三层：模糊推理层模糊推理层通过与模糊化层的连接来完成模糊规则的匹配，个个节点之间实现模糊运算，即通过各个模糊节点的组合得到相应的模糊强度。 输入节点：。２《３’＝兀兹ｋ心（五）事ｇＡ，（ｘ２）ｆ＝１（４．４）输出节点：ｑ３）－哆’／＝１，２，…，ｋ２第四层输出层 这一层输出结果 输入（４．５）Ｉ‘４’＝∑ｑ３）ｅ％２８（４．６）顶．Ｊｊ学位论文暴于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器没计输出Ｄ（４）＝Ｕ‘＝―Ｌｒ（４）（４．７）∑哕／＝ｌ其中，而表示网络的输入，％表示网络的连接权值，ａ／ｋ、％分别表示高斯基函数 的中心和宽度参数，Ｕ＋表示模糊神经网络控制器的输出。４．２．２学习算法一个好的学习算法有助于加快学习进度和提高控制精度，因此学习算法的选择至关重要。常用于模糊神经网络的算法主要有聚类算法和动量法，在设计中，选用了一种基 于变尺度（ＤＦＰ）的学习算法。首先定义在线学习误差函数的性能指标为‘２７，２８］：，（形）＝∑霹（矽）＝∑（‰－ｙ。）２ｊ＝Ｉ（４．８）ｋ＝ｌ式中，ｗ表示网络权值向量，Ｗ∈Ｒ”，Ｅ表示实际系统输出Ｙ。与理想输出‰之间的 误差值。其基本思想是：在极小点附近用二阶泰勒多项式近似目标函数，（矽），进而求出极小点的估计值。。由函数极值理论可知，在极小点附近的二次近似性能指标为ｇ女（矿）＝％＋（矽一哌）７何１（缈一％）矩阵，Ｈ－ｉ１∈Ｒ“”。?（４．９）式中，ｍｋ是二次近似函数的极小值，磁为鼠（形）的极小值，何１为难定的Ｈｅｓｓｉａｎ我们在式（４．８）在％点附近取Ｅ（Ｗ）的一阶Ｔａｙｌｏｒ多项式逼近Ｅ（形）＝Ｅ（％）＋（形一哌）７ ＶＥ（％）＋日?Ｄ?丁（４．１０）在忽略高次项日?Ｄｒ后，代入式（４．８）得到性能函数的一阶近似。Ａ（ｒｖ）≈∑（互（％）＋（矽一％）ｒ晖（呒））２式中，ＶＥｌ＝１（％）表示局（％）对哌的梯度。（４．１１）在这种算法中，Ｊ（Ｗ）的二次近似可由式（４．１１）展开得到以＋，（形）＝ｌ Ｅ（哌）＋（形一哌）７’?踞（％）ｌ‘＋见以（形）．（４．１２）式中，０＜五＜１表示遗忘因子。为了导出递归学习算法，这里将式（４．９）代入式（４．１２）中得到以＋，（矽）＝［巨（％）＋（形一形）ｒ?Ｖ巨（哌）］２＋兄［所ｔ＋（形一％）７’何１（缈一哌）］展开得到．（４．１３）４智能控制算法及Ｊ｛；４ｉ伺服系统中的应用硕：１二学位论文以＋。（矿）＝ｆ互（％）＋（∥一呢）７’?％（哌）１２＋（矽一ｗｋ）７Ｖ巨（哌）?Ｆ?（矽一哌）２ｍｔ（４．１４）＋允（形一哌）７何。（矽一哌）＝群（％）＋Ａｍ女＋２互（磁）（形一％）ｎＶＥ／（％）＋（形一％）７（旯何１＋ＶＥ（磁）?霹（％）?（∥一哌）令 丘＋。（缈）＝ｇ¨（形）由式（４．９）得到鼠＋１（矽）＝ｍ川＋（形一嗽＋１）７《ｌ（∥一哌＋。） ＝１％＋，＋（％一哌＋，）ｒ吲。（哌一％＋。）ｌ＋２（矽一吸）７’础。（哌一哌＋，）＋（形一％“）Ｈｋ－＋ｌ。（％一％＋。） 将式（４．１４）与式（４．１５）相同系数进行比较得到？川＋［（矽一％）＋（％一％＋１）】’鼍【（形一％）＋（哌一哌＋?）】（４．１５）霹（％）＋力聊。＝ｍＭ＋（％一％＋，）７础。（哌一％＋。）Ｈ０。＝ＺＨ；１＋ＶＥ（％）?Ｖ目（呒）（４．１６）Ｅ（腑）?Ｖ互（％）＝蚓。（％一％＋，）从上式中可以得到．Ｈｋ＋。＝（五何１＋Ｖ巨（％）ＶＦ（暖））叫利用逆矩阵定理 （彳＋ＢＣＤ）一＝Ａ～一Ａ一１Ｂ（ｃ一１＋ＤＡ－１Ｂ）一１ ＤＡ一１（４．１７）令Ａ＝五日ｉ‘，Ｂ＝蹈（哌），Ｃ＝，，Ｄ＝Ｖ群（哌）＾ｋ卅＝２－１Ｈｋ一五－１厶ｌ?ＶＥ（％）?［１＋Ｖ霹（Ｋ）五～Ｈｋ?Ｖ互（％）】－１（４．１８）、‘令展＝Ｚ＋ＶＥ７（哌）?吼?踞（％），上式改写成‰玎１（玩一型煦署幽上式反映了Ｈｅｓｓｉａｎ矩阵的递推公式。‘：五一１（日。一 ＨｋＶＥ，（Ｗｋ）＇ＶＥ＿（Ｗｋ）Ｈｋ）五＋ＶＥ。７（％）Ｈｋ?ＶＥ（％）７（４．１９）为了导出权值暖的修正公式，在式（４．１８）两边同时乘以Ｈ。，得到以矧，＝吲五列＋％（％）‘啊（％）］＝五＋ＨｋＶ弓（哌）?Ｖ霹（哌）＝屏解式（４．２０）得（４．２０）日晶＝展何１将式（４．２１）代入式（４．１６）得（４．２１）Ｅ（％）?％（哌）＝展?何１（嵫一％＋。）（４．２２）解出式（４．２２）中的ｗｋ＋１，即得到最终神经网络权值的ＭＤＰＦ学习算法：硕１：学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达伺服摔制器－垃计哌＋。＝哌吼?Ｅ（吸）?Ⅶ（％）础。＝［五＋晖（磁）吼?Ｖ巨（％）］何１且＝Ｉ展＝兄＋Ｖ彰（嵫）?峨?Ｖ局（％）（４．２３）其中，Ｖ巨（哌）为Ｅ对％的梯度，０＜五＜１，因为Ｈｋ是正定的，日０。也是正定的。暇＋，总是沿Ｅ（％）的负梯度方向收敛，保证了算法的收敛性。下面计算ＦＢＮＣ网络的权值 哆（尼）和参数口倍（七），％（尼） 的各梯度值，由（４．１）～（４７） 反转求偏导：ＶＥ（％）＝两ＯＥ＝瓦ＯＥ?瓦ＯＹｋ?瓦Ｏｕｋ叫…。，褂南∑磷３’?吸★＝１（４．２４）ｑ３’叫…酬Ｃ缈‘’ｊ‘磷３’。∑心晓∑心．１ｊ高斯基函数参数％（尼），ｂｉｋ（尼）的梯度计算Ｖ驰护＝象曩Ｏｕ?筹ｏａ 叫…。）（豪）?器?筹＝一ｃ‰一ｊ≮，（杀）［卅ｃ‰训（象）（％瓯）一墨?袅?瓦Ｏｎ＊ｏｙｋＯｕ ’ｏＤ啦％ ?∑唾３’－Ｚｑ３’?％ｌ（芝ｋ＝ｌ掣）２＼ ／ｊ／ｘ２（ｘ；一％）?叫３’／磋（４．２５）哌 ?∑叫３’－Ｚｑ３’?％｝? （誓一口雎）?唾３’／磋―． ． ．。 ．Ｌ／，，●●一／。∑阔甜’）２］（４．２６）＝一（％一觋●以，（彖）器筹碟一＝一（％－Ｙｋ） ｌ而／Ｊｆ，魏１。∑㈦。∑㈦ ｑ 哆●ｆ，艺ｑｓ， ）：Ｌ七＝’卜小删ｑｃ…。）（象）（政?静一静吣一产叫壤（静 ）２］鲁＝喜吃０’，叫”（?一ｑ幻）‘％们３ｌ４智能控制算法及Ｊｅ在ｆ司服系统中的应用硕Ｌ学位论文依据上面的推导公式，我们可以推出整个模糊神经网络的公式为ａ眦＋１）＝ａ雎一峨最（吼）?Ｖ乓（吼）／展 ｂｉ（Ｍ）＝ｂｉｋ一峨乓（仇）?Ｖ乓（‰）／展 哌＋，＝％一吼Ｅ（％）?Ｖ最（％）／展 Ｈｋ“＝２－１０Ｈｔ―ＨＯＥｋ?Ｅ：Ｈ ｋｆ ｐ０ ｐ。ｎ＝九＋可Ｅ：?Ｈｋ?可Ｅｋ４．２．３基于ＲＢＦ的模糊神经网络控制算法基于高斯基函数的模糊神经网络控制算法可总结如下： （１）用７ｘ７条规则建立模糊控制规则表； （２）设定网络结构；（４．２７）（３）给定网络ＦＢＮＣ的初始参数Ｗ（０）、ａ（０）、ｂ（０）和形‘ｏ’（Ｏ），形‘“’（Ｏ），秒‘“’（０）以 及允许误差￡； （４）置Ｈ１＝，（单位阵），０＜五＜ｌ；（５）采集被控系统输入输出数据｛％，‰，儿｝；（６）按式（４．１）～（４．７）计算ＦＢＮＣ网络的输出量（控制量），“（尼）；’（７）按式（４．２７）在线学＞－３，调整网络ＦＢＮＣ的权值ｗｋ和参数（ａｋ，ｂｋ），若ＩＩｖＥ，，Ｉｌ≤ｓ，则停止迭代，ｋ―ｋ＋１，转第三步。４．３模糊神经网络与ＰＩＤ的融合４．３．１模糊神经网络ＰＩＤ控制器图４．３模糊神经网络臼适应整定ＰＩＤ控制器结构图所用到的模型结构如图４．３所示。ＰＩＤ的控制参数由模糊神经网络给出。自适应模 糊神经网络ＰＩＤ控制器以误差ｅ和误差变化ｅｃ作为输入，可以满足不同时刻的误差ｅ和 误差变化ｅｃ对ＰＩＤ参数自整定的要求。利用模糊神经网络控制规则在线调整ＰＩＤ参数。 模糊神经网络自适应整定ＰＩＤ控制器结构如图２．５所示，ｅ＝ｒ（ｔ）－ｙ（ｔ），ｅｃ＝户（ｆ）一ｐ（ｔ）， 输出层为３个，即ｋｖ，砖，饬 ＰＩＤ控制器为： Ａｕ（ｋ）＝工ｏ ＸＣ＝ｋｐｘｃ（１）＋ｋｉｘｃ（２）＋ｋｄｘｃ（３） 其中，ｋｐ＝ｑ（１），奄＝０４（２），幻＝０４（３）３２（４．２８）硕：Ｌ学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计％（１）＝ｅ（ｋ）一ｅ（ｋ一１） ｔ（２）＝Ｐ（豇） ｔ（３）＝Ａ２ｅ（七）＝ｅ（七）一２ｅ（七一１）＋Ｐ（尼一２） 采用增量式ＰＩＤ控制算法 “（尼）＝ｕ（ｋ－１）＋ａｕ（ｋ） ４．３．２模糊神经网络ＰＩＤ控制算法（４．２９）基于高斯基函数的模糊神经网络控制算法可总结如下：（１）用７ｘ７条规则建立模糊控制规则表； （２）设定网络结构； （３）给定网络的初始参数Ｗ（０）、ａ（０）、ｂ（０）和形‘ｏ’（Ｏ），形‘６’（Ｏ），９‘“’（０）以及允 许误差￡，￡１； （４）置ＨＩ＝，（单位阵），０＜五＜１；（５）采集被控系统输入输出数据｛吆，‰，Ｙ女｝；（６）按式（４．１）～（４．７）计算ＦＢＮＣ网络的输出量（控制量）岛，ｋｐ，包； （７）按式（４．２８）计算．△“。；（８）按式（４．２７）在线学习，调整网络ＦＢＮＣ的权值Ｗｋ和参数（ａｋ，ｂｋ），若ｌｌｖＥ，，Ｉｌ≤毛，则停止迭代，ｋ－－＋ｋ＋１，转第（３）步。４．４伺服系统模型‘３８Ｉ雷达伺服系统基本组成包括伺服机械结构（控制对象）和伺服控制器两大部分。伺 服机械结构用于支撑天线、馈线系统、光学、电视跟踪装置，包括天线座、方位俯仰结 构、轴承、汇流坏、传动装置、缓冲器等。伺服控制器主要包括执行元件、功率放大元 件、误差检测元件、校正控制元件等。伺服机械结构是伺服控制器的控制对象，因此， 伺服机械结构和伺服控制器是关系密切、相互配合的统一体。一个典型的雷达伺服系统如图４．４所示图４．４由无刷直流电机构成扰雷达伺服系统框图系统可分为电流环、速度环和位置环，电流环作为速度环的内环。速度环的传递函数为【３９】：４智能摔制算法及）ｅ神！伺服系统中的应用硕．｛：学位论文Ｇ（ｊ）：、７０／３１．６７）２＋（２×０．５５ｓ）／３１．６７＋１兰呈：二！！！±Ｑ：Ｑ堡！一（４．３０）４．５系统仿真研究４．５．１模糊规则表模糊规则的选取是设计模糊神经控制器的核心，模糊控制器的输入输出量之间是通过模糊控制规则表联系在一起的，而模糊推理规则的选取是以误差和误差变化率的大小 为依据。当误差较大时，选取控制量以尽快消除误差为主；当误差较小时，控制量的选取以系统稳态为出发点，且要注意防止超调，选取的隶属函数曲线越尖挺，控制的灵敏度越高。 设Ｅ和ＥＣ的基本论域为［．６，６】，将误差和误差变化率模糊量化为１３级，即Ｅ＝ＥＣ＝｛．６，．５，．４，．３，．２，．１，０，１，２，３，４，５，６），模糊控制器输出ｕ的论域为［Ｏ，６】，并将其分成７个量化等级，即Ｕ＝｛１，２，３，４，５，６）；Ｅ、ＥＣ和Ｕ模糊集为｛负大（ＮＢ）、负中（ＮＭ）、负小（ＮＳ）、零（Ｏ）、正小（ＰＳ）、正中（ＰＭ）、正大（ＰＢ））。根据经验，可总结出模糊神经网络控制器的控制规则， 见表ｌ。表中结果为输入量为Ｅ和ＥＣ时经模糊逻辑推理得到的输出量Ｕ。这些规则实质上是将操作员的控制经验加以总结而得出的一系列“ＩＦ．ＴＨＥＮ”型的模糊条件语句。条件语句的前件为输入变量Ｅ和ＥＣ，后件为输出变量Ｕ。 模糊神经网络控制ＰＩＤ是在ＰＩＤ算法的基础上，通过计算当前系统误差和误差变化 率ｅｃ，利用模糊规则进行模糊推理，查询模糊矩阵进行参数调整。在总结工程技术人员 的技术知识和实际操作经验，建立合适的模糊规则表，得到参数整定的模糊控制表。规则表建好后，可进行自适应校正。规则表的主要功能是系统能够迅速变化到一个稳态值 附近。表４．１是控制规则表。赳，’表４．１控制规则表ＮＢ＼ＥＣＮＭ．６．Ｏ ．４．Ｏ ．２．Ｏ ．４．Ｏ ．２．Ｏ ４．Ｏ ４．ＯＮＳＺＯＰＳＰＭ－４．０ ．４．０ ２．Ｏ ４．Ｏ ２．０ ４．０ ６．０ＰＢＮＢ一６．０ ．６．Ｏ ．４．Ｏ ?６．Ｏ ．４．Ｏ ２．Ｏ ４．Ｏ．４．Ｏ －２．Ｏ ．２．０ ．２．Ｏ ０．Ｏ ４．Ｏ ４．０?６．Ｏ ．４．Ｏ －２．Ｏ Ｏ．Ｏ －２．Ｏ ４．０ ６．Ｏ－４．０ ．４．０ Ｏ．Ｏ ２．Ｏ ２．Ｏ ２．Ｏ ４．０．４．Ｏ ．２．Ｏ ４．Ｏ ６．Ｏ ４．Ｏ ６．Ｏ ６．０ＮＭＮＳ ＺＯ ＰＳＰＭＰＢ．硕Ｌ学位论文基于ＡＲＭ＋ＦＰＧＡ的雷达伺服控制器设计４．５．２针对非线性系统的仿真实例模乳贴）＝半群０分别用常规ＰＩＤ和模糊神经网络自适应ＰＩＤ进行控制。模糊神经网络的输入取２，Ｎ取５，输出取３，即２－５．５．３的形式。图４．５是在阶跃输入条件下得到的响应。从中可以看出，模糊神经网络自适应ＰＩＤ控制明显好于常规ＰＩＤ控制。Ａ∞０１０１６０．２０器ｔｔｍｏ（ｓ）Ｏａ０∞０●０锵０５ｔＩｍ●｛‘１图４．５模型１的阶跃响应图４．６模型２的阶跃响应模型２．ｙ（ｋ＋１）＝ｙ（ｋ）／（１＋ｙ２（七））＋“３（尼）采用模糊神经网络ＰＩＤ控制得到的阶跃响应如图４．６所示。 ４．５．３针对伺服系统的仿真 在４．４节已经知道，系统的传递函数为：Ｇ（ｓ）： ～０／３１．６７）２＋（２×０．５５ｓ）／３１．６７＋１一三呈：Ｚ墅±Ｑ：旦堡！一．．在ｍａｔｌａｂ／ｓｉｍｌｉｎｋ下建立如图４．７的模型，ＰＩＤ采用了封装的形式，ＦｎＰＩＤ为编写的 模糊神经网络ＰＩＤ函数。 设置ＰＩＤ的参数为：Ｋｐ＝５，Ｋｉ＝１．２，Ｋｄ＝０。图４．７伺服系统调：归模型３５！宣自！篓±！苎生丛２１女趔坚至堑主丛生旦型．１．堂些堡兰ＩＩ ｌｉ嗡疆鳓 黼掰黼幽４．８ ＰＩＤ调船后的阶跃响麻蕊禹鳓§ｉ口目 两涠＆暖确 幽４ ９模糊神经恻绺ＰＩＥ）调整后的啊应墓ＷｓⅫ ■８㈣用常规ＰＩＤ和模糊}