新版的Vivado 16)是否比15)的要好？ - plunify的日志 - 电子工程世界-论坛
新版的Vivado 16)是否比15)的要好？
已有 2572 次阅读 11:10
哦! Vivado 2016.1博文的笔迹还没干，2016.2版本已经出来了！ 2016年的年初看到Vivado 2016.1的发布。从测试用户和开发者听到的，我们自然认为这将是比以前的版本更好。 在许多情况下，用户通常从单一的设计结果给出他们的意见：例如，Vivado 2015.x给你N个总负松弛（Total NegativeSlack TNS）或最坏的松弛（Worst Slack WS）的毫微秒ns。如果Vivado 2016.1给你一个更好的结果，新版本的性能更好，否则是相反的。一般的用户是根据此简单的反推结果所形成的意见，因为他们所需花的时间和担忧更多的是竟快完成项目，而不是去评估工具的真正效率。 我们Plunify扮演了（如热门电视剧里）流言终结者- 我们提问了“是否2016.1比2015.4更好”的问题。 我们的计划：使用InTime软件运行100编译配合多套不同InTime产生的综合和布局布线参数的设计，首先在2015.4，然后在2016.1。在这两个实验中的参数和设计源保持相同。 l&&如果在2016.1有整体更好的效果，那么这个神话确认;l&&如果他们是稍好，或者如果只有特定时序方面是更好的，它被认为是可行的;l&&最后，如果结果是2016.1一般还要差，那么神话视为捣毁。 而结论是...*击鼓*... “确认”！ Vivado2016.1比2015.4更好！ （免责声明：我们只测试1个设计，详情如下）。 试验设计设备：XCVU095-2FFVB2104逻辑利用率：28.38％目标时钟速度：290兆赫 测试总结及结果&&2015.4& && & &&&&2016.1& && && & &&&&TNS& && &&&&&&&325.4ns&&&&324.67ns&&&&WS&&&&0.462ns&&&&0.456ns&& 编译总数：100次TNS的结果的75.95％在2016.1更好在WS结果的63.29％在2016.1更好 这里显示的不同的图表。道理很明显2016.1（“2016”），产生更好的时序结果超过2015.4（“2015”）。 图1：时序结果VS不同的编译设置 有趣的结论是，虽然原来的结果与默认的综合和布局布线设置在2016.1略有改进，有效的采用InTime设置提供了重大改进，因此更有理由使用InTime！ 有问题？如果您有任何疑问，请随时与我们联系。如果你想贡献测试设计，我们甚至可以做到根据要求更多的测试。 现在到回到2016.2 ... (英语博文源： )
评论 ( 个评论)
EEWORLD 官方微信
Powered by2016第三届物联网大会
智能后视镜产品方案对接会
中国LED智能照明高峰论坛
第三届·无线通信技术研讨会
第二届·中国IoT大会
ETFo智能安防技术论坛
移入鼠标可放大二维码
Mythbuster流言终结者：InTime与Vivado 2016.1的版本比以前更好？
来源：电子发烧友网 作者：厂商供稿日 14:08
[导读] 在许多情况下，用户通常从单一的设计结果给出他们的意见：例如，Vivado 2015.x给你N个总负松弛（Total Negative Slack TNS）或最坏的松弛（Worst Slack WS）的毫微秒ns。如果Vivado 2016.1给你一个更好的结果，新版本的性能更好，否则是相反的。
　　哦! Vivado 2016.1博文的笔迹还没干，2016.2版本已经出来了！
　　2016年的年初看到Vivado 2016.1的发布。从测试用户和开发者听到的，我们自然认为这将是比以前的版本更好。
　　在许多情况下，用户通常从单一的设计结果给出他们的意见：例如，Vivado 2015.x给你N个总负松弛（Total Negative Slack TNS）或最坏的松弛（Worst Slack WS）的毫微秒ns。如果Vivado 2016.1给你一个更好的结果，新版本的性能更好，否则是相反的。一般的用户是根据此简单的反推结果所形成的意见，因为他们所需花的时间和担忧更多的是竟快完成项目，而不是去评估工具的真正效率。
　　我们Plunify扮演了（如热门电视剧里）流言终结者- 我们提问了&是否15.4更好&的问题。
　　我们的计划：使用InTime软件运行100编译配合多套不同InTime产生的综合和布局布线参数的设计，首先在2015.4，然后在2016.1。在这两个实验中的参数和设计源保持相同。
　　l &如果在2016.1有整体更好的效果，那么这个神话确认;
　　l &如果他们是稍好，或者如果只有特定时序方面是更好的，它被认为是可行的;
　　l &最后，如果结果是2016.1一般还要差，那么神话视为捣毁。
　　而结论是
　　... *击鼓*...
　　&确认&！
　　Vivado 15.4更好！
　　（免责声明：我们只测试1个设计，详情如下）。
　　试验设计
　　设备：XCVU095-2FFVB2104
　　逻辑利用率：28.38％
　　目标时钟速度：290兆赫
　　测试总结及结果
　　编译总数：100次
　　TNS的结果的75.95％在2016.1更好
　　在WS结果的63.29％在2016.1更好
　　这里显示的不同的图表。道理很明显2016.1（&2016&），产生更好的时序结果超过2015.4（&2015&）。
图1：时序结果VS不同的编译设置
　　有趣的结论是，虽然原来的结果与默认的综合和布局布线设置在2016.1略有改进，有效的采用InTime设置提供了重大改进，因此更有理由使用InTime！
　　有问题？
　　如果您有任何疑问，请随时与我们联系。如果你想贡献测试设计，我们甚至可以做到根据要求更多的测试。
　　现在到回到2016.2 ...
　　(英语博文源： /2016/06/mythbuster-is-vivado-20161-better-than.html)
如今，物联网浪潮已然席卷至汽车电子产业，发动机控制系统、底盘控制系统和车身电子控制系统已模型初显，安全...
ADAS市场或破千亿
国产汽车雷达将爆发
抢占智能汽车制高点
为自动驾驶保驾护航
电动汽车面临的挑战
德州仪器（TI）
版权所有 & 深圳华强聚丰电子科技有限公司
电信与信息服务业务经营许可证：粤B2-你的位置： >
> Xilinx Vivado Design Suite HLx Editions 2016.4 Win/Linux
Design Suite HLx 版本 - 加速高层次设计
Vivado(R) Design Suite通过全新 HLx 版本为基于 IP 的新一代 C/C++ 设计实现了一种新型的超高生产力方法，其中包括：HL System 版本、HL Design 版本以及 HL WebPACK(TM) 版本。
Vivado HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast(TM) 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。
加速高层次设计
软件定义 IP 生成 - Vivado 高层次综合 (HLS)
基于模块的 IP 和 Vivado IP 集成
基于模型的 DSP 设计和 System Generator for DSP集成
Vivado 逻辑仿真器
集成混合语言仿真器
集成 & 独立 编程与调试环境
加速验证超过 100 倍，通过 C、 C++ 或 SystemC 以及 Vivado HLS
设计实现时间缩短 4 倍
设计密度提升 20%
在低端 & 中档产品中实现高达 3 速度级性能优势，在高端产品中实现 35% 功耗优势
Vivado Design Suite HLx Editions 2016.x | 21.2 Gb
Xilinx, Inc. has released update for Vivado Design Suite HLx Editions 2016, enabling a new ultra high productivity approach for designing All Programmable SoCs, FPGAs, and the creation of reusable platforms.
These new HLx Editions include HL System Edition, HL Design Edition and HL WebPACK Edition. All HLx Editions include Vivado High-Level Synthesis (HLS) including C/C++ libraries, Vivado IP Integrator (IPI), LogicCORE IP subsystems, and the full Vivado implementation tool suite to enable mainstream users to readily adopt the most productive and advanced C and IP-based design flows. When coupled with the new UltraFast High-Level Productivity Design Methodology Guide, users can realize a 10-15X productivity gain over traditional approaches. The HLx Edition is available as a no-cost upgrade to the Vivado Design Suite.
Ultra High Productivity for Creating and Programming Reusable Platforms
Over the last 4 years, leading edge Xilinx customers have pioneered and matured the enabling C and IP-based design technologies and methodologies now included in the HLx Editions, and proven the 10-15X productivity potential. To realize this productivity, these customers adopted all or a sub
- C-based design and optimized reuse,
- reuse of IP subsystems,
- integration automation, and accelerated design closure.
Unlike tradition RTL-based design where the majority of the design effort is spent in the backend of the design process, C and IP-based design enables vastly superior design reuse to speed creation, rapid design exploration for better micro-architectures, replaces error prone manual C to RTL conversion, eliminates time and errors while integrating C and RTL-based IP, and dramatically shortens verification time. Using high levels of abstraction, customers have found that they can quickly get overall better or equal Quality of Results (performance, power, utilization).
To enable these high productivity flows, the HLx Editions include Vivado HLS, Vivado IPI, LogicCORE IP subsystems, and the full Vivado implementation tool suite. In addition, Xilinx and its Alliance ecosystem are continuously expanding market-specific C libraries such as OpenCV for video and image processing and Machine Learning for Automotive Driver Assistance Systems (ADAS) and Data Center applications. Xilinx's new LogiCORE IP subsystems are highly configurable, market-tailored building blocks that integrate up to 80 individual IP cores, software drivers, design examples, and test benches. New IP subsystems are available for Ethernet, PCIe, video processing, image sensor processing, and OTN development. These IP subsystems are based on industry standards such as AMBA AXI 4 interconnect protocol, IEEE P1735 encryption and IP-XACT to enable interoperability with Xilinx and Alliance member IP and to accelerate integration.
The combination of C-based IP and pre-packaged IP subsystems are rapidly combined leveraging Vivado IP Integrator for integration automation. Vivado IPI's integration automation provides a device and platform aware, interactive environment that supports intelligent auto-connection of key IP interfaces, one-click IP subsystem generation, real-time DRCs, and interface change propagation, combined with a powerful debug capability. The platform aware intelligence, can preconfigure the Zynq SoCs and MPSoCs processing system with the correct peripherals, drivers, and memory map to support the target board. Design teams can now rapidly identify, reuse, and integrate both software and hardware IP, targeting the ARM processing systems and high-performance FPGA logic.
HLx Complements SDx for Creating and Deploying Platforms
HLx speeds the creation, modification, and programming of All Programmable platforms for hardware engineers, complementing the Xilinx SDx Development Environments (SDSoC, SDAccel and SDNet) which are tailored for software and systems engineers. The SDx family of development environments enable software-defined programming of HLx generated platforms using a mix of C, C++, OpenCL, and the emerging P4 language for packet processing. HLx and SDx represent Xilinx's new era of design enablement solutions for developing smarter, connected and differentiated systems leveraging a new era of All Programmable devices including Zynq SoCs, MPSoCs, ASIC-class FPGAs and 3D ICs.
Release notes:
About Xilinx
Xilinx develops All Programmable technologies and devices, beyond hardware to software, digital to analog, and single to multiple die in 3D ICs.? These industry leading devices are coupled with a next-generation design environment and IP to serve a broad range of customer needs, from programmable logic to programmable systems integration.
Product: Xilinx Vivado Design Suite HLx Editions
Version: 2016.3
Supported Architectures: 64bit
Website Home Page :
Language: english
System Requirements: PC / Linux
Supported Operating Systems: Windows 7even / 8.x / 10 | Red Hat Enterprise Workstation/Server 7.1 and 7.2 / Red Hat Enterprise Workstation 6.7 and 6.8 / Red Hat Enterprise Workstation 5.11 / SUSE Linux Enterprise 11.4 and 12.1 / Cent OS 6.8 / Ubuntu Linux 16.04 LTS
Size: 21.2 Gb
Password/解压密码-0daydown
Download uploaded
Download nitroflare
Download 百度云
与本文相关的文章}