栅极_百度百科
声明：百科词条人人可编辑，词条创建和修改均免费，绝不存在官方及代理商付费代编，请勿上当受骗。
[shān jí]
由金属细丝组成的筛网状或螺旋状电极。多极电子管中排列在阳极和阴极之间的一个或多个具有细丝网或螺旋线形状的电极，起控制阴极表面电场强度从而改变阴极放射电流或捕获二次放射电子的作用。
一、真空电子管栅(shan)极（grid）
多极电子管中包裹着阴极的螺旋状电极。用金属丝制成细丝网或螺旋线的形状，用于控制板极电流的强度，或改变电子管的性能。
二、场效应管栅极（gate）
场效应管根据三极管的原理开发出的新一代放大元件，有3个极性，栅极，漏极，源极，它的特点是栅极的内阻极高，采用二材料的可以达到几百兆欧，属于电压控制型器件。场效应晶体管（FieldEffectTransistor缩写(FET)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件.
具有输入电阻高（108～109Ω）、小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者.
场效应管可应用于放大.由于场效应管放大器的输入阻抗很高,因此耦合电容可以容量较小,不必使用电解电容器.即金属-氧化物-半导体型场效应管，英文缩写为MOSFET（Metal-Oxide-SemiconductorField-Effect-Transistor），属于绝缘栅型。其主要特点是在金属栅极与沟道之间有一层二氧化硅绝缘层，因此具有很高的输入电阻（最高可达1015Ω）。它也分N沟道管和P沟道管，符号如右图所示。通常是将衬底（基板）与源极S接在一起。根据导电方式的不同，MOSFET又分增强型、耗尽型。所谓增强型是指：当VGS=0时管子是呈截止状态，加上正确的VGS后，多数载流子被吸引到栅极，从而“增强”了该区域的载流子，形成导电沟道。耗尽型则是指，当VGS=0时即形成沟道，加上正确的VGS时，能使多数载流子流出沟道，因而“耗尽”了载流子，使管子转向截止。
以N沟道为例，它是在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+，再分别引出源极S和漏极D。源极与衬底在内部连通，二者总保持等电位。右图（a）符号中的前头方向是从外向电，表示从P型材料（衬底）指身N型沟道。当漏接电源正极，源极接电源负极并使VGS=0时，沟道电流（即漏极电流）ID=0。随着VGS逐渐升高，受栅极正电压的吸引，在两个扩散区之间就感应出带负电的少数载流子，形成从漏极到源极的N型沟道，当VGS大于管子的开启电压VTN（一般约为+2V）时，N沟道管开始导通，形成漏极电流ID。MOS场效应管比较“娇气”。这是由于它的输入电阻很高，而栅-源极间电容又非常小，极易受外界电磁场或静电的感应而带电，而少量电荷就可在极间电容上形成相当高的电压（U=Q/C），将管子损坏。因此了厂时各管脚都绞合在一起，或装在金属箔内，使G极与S极呈等电位，防止积累静电荷。管子不用时，全部引线也应短接。在测量时应格外小心，并采取相应的防静电措施。
栅极检测方法
下面介绍检测方法。
1．准备工作测量之前，先把人体对地短路后，才能摸触MOSFET的管脚。最好在手腕上接一条导线与大地连通，使人体与大地保持等电位。再把管脚分开，然后拆掉导线。
2．判定电极将万用表拨于R×100档，首先确定栅极。若某脚与其它脚的电阻都是无穷大，证明此脚就是栅极G。交换表笔重测量，S-D之间的电阻值应为几百欧至几千欧，其中阻值较小的那一次，黑表笔接的为D极，红表笔接的是S极。日本生产的3SK系列产品，S极与管壳接通，据此很容易确定S极。
电子管栅极的检测：
1．以额定电压点亮灯丝并预热数十秒。
2．万用表置于Rx100档，以黑表笔接触栅极，红表笔接触阴极。如果出现一个稳定的示数，则证明电子管基本是正常的。相同条件下同新管测得的数值进行比较可以大致得出管子的老化程度。13003人阅读
模拟电子技术（45）
&&&&&&& MOS管为什么会被静电击穿？静电击穿是指击穿MOS管G极的那层绝缘层吗？击穿就一定短路了吗？JFET管静电击穿又是怎么回事？
&&&&&&& MOS管一个ESD敏感器件，它本身的输入电阻很高，而栅-源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电（少量电荷就可能在极间电容上形成相当高的电压（想想U=Q/C）将管子损坏），又因在静电较强的场合难于泄放电荷，容易引起静电击穿。静电击穿有两种方式：一是电压型，即栅极的薄氧化层发生击穿，形成针孔，使栅极和源极间短路，或者使栅极和漏极间短路；二是功率型，即金属化薄膜铝条被熔断，造成栅极开路或者是源极开路。JFET管和MOS管一样，有很高的输入电阻，只是MOS管的输入电阻更高。
&&&&&&& 静电放电形成的是短时大电流，放电脉冲的时间常数远小于器件散热的时间常数。因此，当静电放电电流通过面积很小的pn结或肖特基结时，将产生很大的瞬间功率密度，形成局部过热，有可能使局部结温达到甚至超过材料的本征温度(如硅的熔点1415℃)，使结区局部或多处熔化导致pn结短路，器件彻底失效。这种失效的发生与否，主要取决于器件内部区域的功率密度，功率密度越小，说明器件越不易受到损伤。
&&&&&&& 反偏pn结比正偏pn结更容易发生热致失效，在反偏条件下使结损坏所需要的能量只有正偏条件下的十分之一左右。这是因为反偏时，大部分功率消耗在结区中心，而正偏时，则多消耗在结区外的体电阻上。对于双极器件，通常发射结的面积比其它结的面积都小，而且结面也比其它结更靠近表面，所以常常观察到的是发射结的退化。此外，击穿电压高于100V或漏电流小于1nA的pn结(如JFET的栅结)，比类似尺寸的常规pn结对静电放电更加敏感。
&&&&&&& 所有的东西是相对的，不是绝对的，MOS管只是相对其它的器件要敏感些，ESD有一个很大的特点就是随机性，并不是没有碰到MOS管都能够把它击穿。另外，就算是产生ESD，也不一定会把管子击穿。静电的基本物理特征为：（1）有吸引或排斥的力量；（2）有电场存在，与大地有电位差；（3）会产生放电电流。这三种情形即ESD一般会对电子元件造成以下三种情形的影响：（1）元件吸附灰尘，改变线路间的阻抗，影响元件的功能和寿命；（2）因电场或电流破坏元件绝缘层和导体，使元件不能工作（完全破坏）；（3）因瞬间的电场软击穿或电流产生过热，使元件受伤，虽然仍能工作，但是寿命受损。所以ESD对MOS管的损坏可能是一，三两种情况，并不一定每次都是第二种情况。&上述这三种情况中，如果元件完全破坏，必能在生产及品质测试中被察觉而排除，影响较少。如果元件轻微受损，在正常测试中不易被发现，在这种情形下，常会因经过多次加工，甚至已在使用时，才被发现破坏，不但检查不易，而且损失亦难以预测。静电对电子元件产生的危害不亚于严重火灾和爆炸事故的损失。&
&&&&&&& 电子元件及产品在什么情况下会遭受静电破坏？可以这么说：电子产品从生产到使用的全过程都遭受静电破坏的威胁。从器件制造到插件装焊、整机装联、包装运输直至产品应用，都在静电的威胁之下。在整个电子产品生产过程中，每一个阶段中的每一个小步骤，静电敏感元件都可能遭受静电的影响或受到破坏，而实际上最主要而又容易疏忽的一点却是在元件的传送与运输的过程。在这个过程中，运输因移动容易暴露在外界电场（如经过高压设备附近、工人移动频繁、车辆迅速移动等）产生静电而受到破坏，所以传送与运输过程需要特别注意，以减少损失，避免无所谓的纠纷。防护的话加齐纳稳压管保护。&
现在的mos管没有那么容易被击穿，尤其是是大功率的vmos,主要是不少都有二极管保护。vmos栅极电容大，感应不出高压。与干燥的北方不同，南方潮湿不易产生静电。还有就是现在大多数CMOS器件内部已经增加了IO口保护。但用手直接接触CMOS器件管脚不是好习惯。至少使管脚可焊性变差。
&&&&&&& MOS管被击穿的原因及解决方案
&&&&&&& 第一、MOS管本身的输入电阻很高，而栅源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电，而少量电荷就可在极间电容上形成相当高的电压（U=Q/C），将管子损坏。虽然MOS输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。
&&&&&&& 第二、MOS电路输入端的保护二极管，其导通时电流容限一般为1mA，在可能出现过大瞬态输入电流（超过10mA）时，应串接输入保护电阻。因此应用时可选择一个内部有保护电阻的MOS管应。还有由于保护电路吸收的瞬间能量有限，太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地，以防漏电击穿器件输入端，一般使用时，可断电后利用电烙铁的余热进行焊接，并先焊其接地管脚。
&&&&&&& MOS是电压驱动元件，对电压很敏感，悬空的G很容易接受外部干扰使MOS导通，外部干扰信号对G-S结电容充电，这个微小的 电荷可以储存很长时间。在试验中G悬空很危险，很多就因为这样爆管，G接个下拉电阻对地，旁路干扰信号就不会直通了，一般可以10~20K。这个电阻称为栅极电阻，作用1：为场效应管提供偏置电压；作用2：起到泻放电阻的作用（保护栅极G~源极S）。第一个作用好理解，这里解释一下第二个作用的原理：保护栅极G~源极S：场效应管的G-S极间的电阻值是很大的，这样只要有少量的静电就能使他的G-S极间的等效电容两端产生很高的电压，如果不及时把这些少量的静电泻放掉，他两端的高压就有可能使场效应管产生误动作，甚至有可能击穿其G-S极；这时栅极与源极之间加的电阻就能把上述的静电泻放掉，从而起到了保护场效应管的作用。
&&相关文章推荐
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：2887219次
积分：17544
积分：17544
排名：第562名
原创：180篇
转载：137篇
评论：195条
(2)(4)(1)(4)(2)(8)(1)(1)(1)(1)(12)(2)(2)(5)(2)(6)(3)(5)(2)(4)(15)(11)(1)(1)(3)(11)(7)(2)(3)(19)(5)(20)(8)(8)(1)(30)(31)(1)(6)(40)(22)(1)(1)(4)
(window.slotbydup = window.slotbydup || []).push({
id: '4740881',
container: s,
size: '200,200',
display: 'inlay-fix'功率MOSFET参数介绍
最大额定参数，所有数值取得条件(Ta=25℃)
最大漏-源电压在栅源短接，漏-源额定电压(VDSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同，实际雪崩击穿电压可能低于额定VDSS。关于V(BR)DSS的详细描述请参见静电学特性.
VGS 最大栅源电压
VGS额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压，但是会随制造工艺的不同而改变，因此保持VGS在额定电压以内可以保证应用的可靠性。
连续漏电流
ID定义为芯片在最大额定结温TJ(max)下，管表面温度在25℃或者更高温度下，可允许的最大连续直流电流。ID中并不包含开关损耗，并且实际使用时保持管表面温度在25℃（Tcase）也很难。因此，硬开关应用中实际开关电流通常小于ID 额定值@
TC = 25℃的一半，通常在1/3～1/4。补充，如果采用热阻JA的话可以估算出特定温度下的ID，这个值更有现实意义。
V(BR)DSS：漏-源击穿电压(破坏电压)
V(BR)DSS（有时候叫做BVDSS）是指在特定的温度和栅源短接情况下，流过漏极电流达到一个特定值时的漏源电压。这种情况下的漏源电压为雪崩击穿电压。
V(BR)DSS是正温度系数，温度低时V(BR)DSS小于25℃时的漏源电压的最大额定值。在-50℃,
V(BR)DSS大约是25℃时最大漏源额定电压的90%。
VGS(th)，VGS(off)：阈值电压
是指加的栅源电压能使漏极开始有电流，或关断MOSFET时电流消失时的电压，测试的条件（漏极电流，漏源电压，结温）也是有规格的。正常情况下，所有的
MOS栅极器件的阈值电压都会有所不同。因此，VGS(th)的变化范围是规定好的。VGS(th)是负温度系数，当温度上升时，MOSFET将会在比较低的栅源电压下开启。
RDS(on)：导通电阻
RDS(on)是指在特定的漏电流（通常为ID电流的一半）、栅源电压和25℃的情况下测得的漏-源电阻。
IDSS：零栅压漏极电流
IDSS是指在当栅源电压为零时，在特定的漏源电压下的漏源之间泄漏电流。既然泄漏电流随着温度的增加而增大，IDSS在室温和高温下都有规定。漏电流造成的功耗可以用IDSS乘以漏源之间的电压计算，通常这部分功耗可以忽略不计。
IGSS ―栅源漏电流
IGSS是指在特定的栅源电压情况下流过栅极的漏电流。
第三部分动态电特性
：输入电容将漏源短接，用交流信号测得的栅极和源极之间的电容就是输入电容。Ciss是由栅漏电容Cgd和栅源电容Cgs并联而成，或者Ciss =
+Cgd。当输入电容充电致阈值电压时器件才能开启，放电致一定值时器件才可以关断。因此驱动电路和Ciss对器件的开启和关断延时有着直接的影响。
Coss ：输出电容将栅源短接，用交流信号测得的漏极和源极之间的电容就是输出电容。Coss是由漏源电容Cds和栅漏电容Cgd并联而成，或者Coss =
Cds +Cgd对于软开关的应用，Coss非常重要，因为它可能引起电路的谐振
Crss ：反向传输电容在源极接地的情况下，测得的漏极和栅极之间的电容为反向传输电容。反向传输电容等同于栅漏电容。Cres
=Cgd，反向传输电容也常叫做米勒电容，对于开关的上升和下降时间来说是其中一个重要的参数，他还影响这关断延时时间。电容随着漏源电压的增加而减小，尤其是输出电容和反向传输电容。
栅电荷值反应存储在端子间电容上的电荷，既然开关的瞬间，电容上的电荷随电压的变化而变化，所以设计栅驱动电路时经常要考虑栅电荷的影响。
Qgs从0电荷开始到第一个拐点处，Qgd是从第一个拐点到第二个拐点之间部分（也叫做“米勒”电荷），Qg是从0点到vGS等于一个特定的驱动电压的部分。
漏电流和漏源电压的变化对栅电荷值影响比较小，而且栅电荷不随温度的变化。测试条件是规定好的。栅电荷的曲线图体现在数据表中，包括固定漏电流和变化漏源电压情况下所对应的栅电荷变化曲线。在图中平台电压VGS(pl)随着电流的增大增加的比较小（随着电流的降低也会降低）。平台电压也正比于阈值电压，所以不同的阈值电压将会产生不同的平台电压。
：导通延时时间导通延时时间是从当栅源电压上升到10%栅驱动电压时到漏电流升到规定电流的10%时所经历的时间。
td(off) ：关断延时时间关断延时时间是从当栅源电压下降到90%栅驱动电压时到漏电流降至规定电流的90%时所经历的时间。这显示电流传输到负载之前所经历的延迟。
tr ：上升时间上升时间是漏极电流从10%上升到90%所经历的时间。
tf ：下降时间下降时间是漏极电流从90%下降到10%所经历的时间。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。MOSFET MOSFET的漏源极电压极性是否可以正常反接？
-电子产品世界论坛
MOSFET MOSFET的漏源极电压极性是否可以正常反接？
MOSFET MOSFET的漏源极电压极性是否可以正常反接？
例如，N沟道增强型场效应管，当漏极相对源极电位为负、栅源电压为正且超过阈值时，会是怎样的情况（我现在手头没管子试，又赶时间）？对管子性能有没有影响，或者说，能否作为一种正常应用状况？
谢谢朋友们指点。
反接且栅源电压为正且超过阈值时MOSFET导通反接且栅源电压为正且不超过阈值时MOSFET漏极与源极之间相当于一个正向的二极管。
Vgs没有超过阈值时“漏极与源极之间相当于一个正向的二极管”？感谢指点！
我对“栅源电压为正且不超过阈值时MOSFET漏极与源极之间相当于一个正向的二极管”这句话还是不太理解，我觉得在栅源电压低于阈值时漏源间无论电压极性如何均为关断态，“正向的二极管”怎解？抱歉没法找管子试试。
回楼主这个二极管是由制造工艺决定的，并不是所有MOSFET都如此。看看大功率MOSFET管例如IRFP450或IRFT460的datasheet就清楚了，那里甚至在MOSFET的图形符号上就把这个二极管画上了。
哦，原来是制造工艺造成的我以前还以为是起什么保护作用而人为加上的呢。Thank you!
这样，是不是可以说，如果选择没有这个反向二极管的FET，则其漏源间可以施加变极性电压作为长时间的正常应用？我查了两本教科书上给的增强型N-MOSFET的转移特性曲线，都是只给出 Vgs & 0 情况下的。
to maychang:现在能找到不含这种体二极管的MOSFET吗？刚才到处搜了一下，实在没找到不含这种反向二极管的MOSFET。搜到电源网的一组帖子，有人说现在的工艺都这样。不知道你了解有没有这样的具体型号呢？P沟道、N沟道各需要一种，ABS Vds、Vgs & 20V, Id & 0.3A, Rds & 0.5ohm。谢谢了！
那个二极管好象是孪生的哦,去不掉的吧
是为了提高器件的保护性能，因为这种CMOS型晶体管非常容易击穿，为了防止这一点，在工艺中会加入一层PN结保护层，制造工艺带的，一般都有。反向的时候二极管会导通，这个二极管一般有最大电流参数，超过一定值，就会损坏了。
匿名不能发帖！请先 [
Copyright (C) 《电子产品世界》杂志社 版权所有}