请教各位高手，高速运放级联出现的自激问题==
热门型号：
&&&当前位置：
请教各位高手，高速运放级联出现的自激问题
用户名：seal829
注册时间： 14:53:00
请教各位高手，高速运放级联出现的自激问题
请教各位高手，我用多级高速运放将30mv峰峰值的小信号放大，发现放大到2V峰峰值就开始出现叠加在原本信号上的自激信号，我是用了两片作前级6倍放大，两片AD603作30db范围的可控放大，然后再接一个2倍放大的OPA690，因为听说要阻抗匹配，所以两片芯片间是做了51欧的阻抗匹配，两级之间是有1/2的衰减的，这里这么多芯片其实是做了0~30db的增益可控放大，将放大设置为30db，去到峰峰值900MV左右，然后我再接，试过、和OPA690，发现去到峰峰值2V左右都会出现上述的自激现象，通过调节自激那一级运放的正负端的匹配，可以稍微改善自激，但调试非常困难，继续放大还会出现这个问题，所以想请教大家，自激是叠加在原本正常的信号上的，被此困扰了两个星期了尚未解决，希望有高手能指点指点，先谢谢了。
用户名：yj
注册时间： 16:22:00
只用过INA122的帮顶
用户名：i55
注册时间： 0:39:00
拿三极管搭不行吗？高频的时候的反馈很让人揪心，一直不敢用运放这样高开环增益的。一般应该用低开环增益，浅反馈电路。
用户名：lxandlj
注册时间： 7:22:00
对这个问题挺感兴趣，期待高手。
用户名：seal829
注册时间： 13:41:00
因为最终目的是要放大60db且增益可手动连续可调和步进可调，每一级都用三极管搭太麻烦了，所以还是要用运放
用户名：seal829
注册时间： 13:41:00
原理图分开几个模块，而且自己画得挺乱的，所以没有发 3# 碧天伊剑
用户名：新生模拟哥
注册时间： 13:34:00
我也有自激问题，产生一个的频率是原来频率的200多倍！后来在负反馈加一个电容和输出端加一个电阻，频率降了很多，但是还是达不到我的要求！楼主可以试试我的方法，也许对你的有用！
热门型号：级联放大器电路图_电路图_中国百科网
级联放大器电路图
    Cascode amplifier is a two stage circuit consisting of a transconductance amplifier followed by a buffer amplifier. The word “cascode” was originated from the phrase “cascade to cathode”. This circuit have a lot of advantages over the single stage amplifier like, better ?input output isolation, better gain, improved bandwidth, higher input impedance, higher output impedance, better stability, higher slew rate etc. The reason behind the?increase?in bandwidth is the reduction of Miller effect. ?Cascode amplifier is?generally?constructed using FET ( field effect transistor) or BJT ( bipolar junction transistor). One stage will be usually wired in common source/common emitter mode and the other stage will be wired in common base/ common emitter mode.Miller effect.Miller effect is actually the multiplication of the drain to source stray capacitance by the voltage gain. The drain to source stray capacitance always reduces the bandwidth and when it gets multiplied by the voltage gain the situation is made further worse. Mulitiplication of stray capacitance increases the effective input capacitance and as we know, for an amplifier, the increase in input capacitance increases the lower cut of frequency and that means reduced bandwidth. Miller effect can be reduced by adding a current buffer stage at the output of the amplifier or by adding a voltage buffer stage before the input.FET Cascode amplifier.&FET cascode amplifierThe circuit diagram of a typical Cascode amplifier using FET is shown above.?The input stage of the circuit is an FET common source amplifier and the input voltage (Vin) is applied to its gate. The output stage is an FET common gate amplifier which is driven by the input stage. Rd is the drain resistance of the output stage. Output voltage (Vout) ?is taken from the drain terminal of Q2. Since the gate of Q2 is grounded, FET Q2′s source voltage and the FET Q1′s drain voltage are held almost constant. That means the upper FET Q2 offers a low input resistance to the lower FET Q1. This reduces the gain of lower FET Q1 and as a result the Miller effect also gets reduced which results in increased bandwidth. The reduction in gain of the lower FET Q1 does not affect the overall gain because the upper FET Q2 compensates it. The upper FET Q2 ?is not affected by the Miller effect because the charging and discharging of the drain to source stray capacitance is carried out through the drain resistor and the load and the frequency response if affected only for high frequencies (well over the audio range).In Cascode configuration, the output is well isolated from the input. Q1 has almost constant voltage at the drain and source terminals while Q2 has almost constant voltage at its source and gate terminals and practically there is nothing to feed back from the output to input. The only points with importance in terms of voltage are the input and output terminals and they are well isolated by a central connection of constant voltage.Practical Cascode amplifier circuit.Practical cascode amplifier circuitA practical Cascode amplifier circuit based on FET is shown above. Resistors R4 and R5 form a voltage divider biasing network for the FET Q2. R3 is the drain resistor for Q2 and it limits the drain current. R2 is the source resistor of Q1 and C1 is its by-pass capacitor. R1 ensures zero voltage at the gate of Q1 during zero signal condition.
Copyright by ；All rights reserved.级联放大器
级联放大器
发布: | 作者: | 来源:
| 查看:2687次 | 用户关注：
米勒效应实际上是漏源寄生电容的电压增益的乘积。漏源寄生电容总是降低带宽的形势进一步恶化的电压增益时，它就会成倍增加。杂散电容mulitiplication增加了有效的输入电容和放大器，因为我们知道，在输入电容的增加提高频率低切，这意味着减少带宽。米勒效应可减少加在放大器的输出电流缓冲级，或加入之前，输入电压的缓冲阶段。
米勒效应。
FET级联放大器。
实际级联放大器电路。
本页面信息由华强电子网用户提供，如果涉嫌侵权，请与我们客服联系，我们核实后将及时处理。
电路图分类
iPhone8 CAD设计图流出:全面屏+垂直双摄像头。扫二维码下载作业帮
2亿+学生的选择
下载作业帮安装包
扫二维码下载作业帮
2亿+学生的选择
反馈电阻为什么不直接接到放大器的同相端
bczqyly1236
扫二维码下载作业帮
2亿+学生的选择
《低频功率放大器设计》一、系统方案 1．设计要求设计并制作具有弱信号放大能力的低频功率放大器.其原理示意图如下：
1．基本要求
（1）在放大通道的正弦信号输入电压幅度为（5～700）mV,等效负载电阻RL为8Ω下,放大通道应满足：
① 额定输出功率POR≥20W；
② 带宽BW≥（50～10000）Hz；
③ 在POR下和BW内的非线性失真系数≤3%；
④ 在POR下的效率≥55%；
⑤ 在前置放大级输入端交流短接到地时,RL=8Ω上的交流声功率≤10mW.（2）自行设计并制作满足本设计任务要求的稳压电源.2．发挥部分
（1）放大器的时间响应
① 方波产生：由外供正弦信号源经变换电路产生正、负极性的对称方波：频率为1000Hz、上升时间≤ 1μs、峰-峰值电压为200mVpp.
用上述方波激励放大通道时,在RL=8Ω下,放大通道应满足：
② 额定输出功率POR≥10W；带宽BW≥（50～10000）Hz；
③ 在POR下输出波形上升时间和下降时间≤12μs；
④ 在POR下输出波形顶部斜降≤2%；
⑤ 在POR下输出波形过冲量≤5%.（2）放大通道性能指标的提高和实用功能的扩展（例如提高效率、减小非线性失真等）.2、主要电路的设计与计算1. 功率放大级电路设计当功率放大器以 的满功率不失真输出时,输出电压的幅度为 为留有充分的余地,取 .由此可以计算功率放大器的总电压增益 ,即用分贝表示, 功率放大级电路可直接选用集成功率放大器,也可以选用分离元件来组成,但是由于集成功率放大级的调节往往达不到目的,故选用由分离元件晶体管组成的功率放大电路,电路图如下所示：其中 、 组成差分放大器,如果电路的参数完全对称则电路具有很高的共模抑制比,可以克服由温度变化引起的静态工作点的漂移.晶体管 组成电压放大器,为末级功率放大电路提供驱动电压.晶体管 、 、 、 组成末级功率放大电路,输出端为互补对称的OCL电路.这3级之间采用直流耦合,并引入直流负反馈,电压增益为反馈电阻决定,即 .反馈支路并联电容 可以减小高频自激.（1） 末级功率放大电路 本设计的技术要求：在额定功率下,输出的正弦波信号的非线性失真系数 3%,效率 55%,所以末级功率放大电路工作在甲乙类比较好.因为工作在甲类状态,虽然非线性失真系数小,但效率较低,一般小于50%；如果工作在乙类状态,虽然效率高较高,但输出波形,容易产生交越失真,达不到非线性失真系数 3%的要求.上图中二级管 、 、 和电位器 是用来调整电路的工作状态的.静态时,调节电位器 ,使A,B间的电压为2.8.V,即近似等于晶体管 、 、 、 的be结电压之和.晶体管 、 、 、 静态时外于微导通状态,O点对地的电压应为0V,从而克服交越失真. 采用+ 、- 双电源供电,由上面计算可得,输出电压的幅度为+20V,则 +20V,为留有余地,选+ =24V,- =-24V.功率输出晶体管 、 选用一对大功率互补对称的场效应晶体管2N3055和MT2955.其特征频率 ,耗散功率 20W,选 50.驱动管 、 也是一对互补对称的晶体管,其特征频率 ,耗散功率 500mW,选 80.（2） 电压放大电路 电压放大电路给末级功放提供驱动电压 ,晶体管 构成；静态工作点由电阻R4、R8、R9决定,取集电极电流 为6mA左右.电容 是高频电压负反馈支路,防止高频自激.（3） 差分放大器电路 差分放大器电路由晶体管 、 构成.选择差分放大器电路作为功率放大级的前级,主要是为了提高电路的抗干拢能力.电路的静态工作点由电阻R6和 及R2和 等决定,差分对管的集电极电流通常取1mA左右.2．前置放大级电路设计前置放大级电路的主要功能是将5mV~700mV输入信号不失真地放大到功率放大级所需要的1.4V输入信号.因此,需要解决两个问题:一是本级400倍的电压放大倍数和带宽BW50Hz-10KHz的矛盾;二是对5mV-700mV范围内的信号,都只能放大到2V.以满足额定输出功率Po 20W的要求.对于前者,可以采用二级放大器,因为放大器的增益带宽积是一个常数,第级的增益减小,带宽就可以提高.对于后者,可以设计一个音量控制电路或自动增益控制电路,使功放级的输入信号控制在2V左右.根据以上思路,设计的前置放大级电路如下图所示.其中,NE5532是一个双运放集成运算放大器,可以有来构成 , 二级放大电路.其主要性能参数如下：增益带宽积10MHz,转换速率为9V/ ,共模抑制比100 ,输入电阻300k .设前置放大器的 增益为:对于幅度为5 mV~700mV的输入信号, 的输出幅度为100mV~14V .选电源电压+ =24V,- =-24V.第二级放大器的输入信号的大小由音量控制电位器进行控制.设 的增益为对于100mV的输入信号,不经过电位器 衰减,直接由 放大至2V；对于大于的100mV信号,则调节音量控制电位器 先进行衰减后再放大,使得 经放大后的信号的幅度也为2V,以满足功率放大级输出额定功率 的要求.3．方波发生器电路设计 方波发生器电路的功能：一是要将信号源输的1000Hz正弦波变为正负极性对称的方波,且 =200mV；二是方波信号要经过放大通道进行放大,使输出达到额定功率 .此外,还要满足方波波形成参数的要求.首先从方波的波形参数考虑,选用快速比较器LM339或LM139组成一个过零比较器,其上升沿和下降沿的时间均小于0.5 . 的同相端接 放大后的正弦波信号,反相端接地,实现过零比较. 的输出为 的对称方波.经R8、R9电阻分压后的输出信号的峰-峰值为200mV.再将开关S1置于2处,方波信号经过放大通道进行放大,使输出达到额定功率 .4．稳压电源设计 根据以上设计的前置放大级电路和功率放大级电路的要求,需要稳压电源输出的两种直流电压,即前置放大级的 和功率放大级的 . 电压可选用集成稳压电源LM7812和LM7912芯片直接输出, 电压可以选用电压可以调节的集成稳压电源电路芯片LM317、LM337.其性能参数为：输出电压调节范围1.2~37V,最大输出电流,最小输入1.5A,最小输入,输出压差为3V,最大输入,输出压差为40V.直流稳压电源如下图所示.其中,LM317和LM337的输出电压可由下式决定.式中,R1一般取200 左右,若取220 , =18V,则 3K ,取4.7K 精密电位器. 电压变压器的参数计算如下.稳压电源消耗的直流功率为式中,稳压电源的输出功率 应大于功率放大器的额定输出功率20W.取 =25W,效率 =66%,则电源消耗的直流功率 =38W,通常电源变压器的功率要大于电源消耗的直流功率,为留有余地,电源变压器的功率Tr取50W. 变压器副边的电压 的计算如下：设LM317的压差为3V ,则LM317的输入端的电压为21V,若取二极管桥式整流器的系数为1.1,则变压器副边的电压为 21V/1.1=19V,取为20V.由以上分析计算,可选用一个功率为50W,输入为二路20V的电源变压器,也可自制. 的电压可以由LM317、LM337输出的 电压获得,即将LM7812和LM7912接的 输出,、因数字音量控制和电平指示电路需要+5V的电压供电,所以还要将LM7812的输也接一片LM78055．数字音量控制和电平指示电路设计 为了满足输入信号的幅度在5mV~700mV的范围内,功率输出级的输出功率的额定功率 10W的要求,在前置放大级的第二级 的输入端采用电位器RP1对大信号进行衰减.如果RP1不是处在最大的衰减位置,而输入信号又比较大,则这时功率放大级的输出功率会远大于额定功率,很有可能烧坏功率放大器.为了避免这种情况的出现,设计了一个数字音量控制电路.如图所示,其中CD4051是一个8选1的模拟开关,CD4516是一个4位十六进制异步可逆计数器,由555组成单稳态电路,产生计数脉冲,脉冲宽度 .电路工作原理是：接通电源,由C3,R11组成的置数电路给计数器CD4516置数,其输出 =000,则8选1开关的CD4051接通.这时输入信号经过电阻网络最大的衰减后,再由CD4051的I/O端输出,从而避免了因输入信号较大而损坏功率放大器的情况,CD4051的输出信号经耦合电容C4和电位器RP1进一步调节后使输出保持 75mV左右,再送入前置放大器第二级 的输入端.输入信号 来自前置放大级第一级 的输出, 的范围为100mV~14V..当 为100mV时,调节计数脉冲,使计数器的输出 =111,则CD4051接通I/ ,输出 100mV；当 为14V时,使计数器的输出 =000,则CD4051接通I/ ,输出为（14 V/100）×0.5=700mV;再调节RP1使 100mV.由此可见,对于100mV~14V范围内的输出信号,经过数字音量控制电路后均变为100mV左右,从而满足输出额定功率的要求.电平指示电路是功率放大器的功能扩展电路.在音量控制电路中,只要增加1只74LS138译码器和8只发光二极管就可以实现电平指示功能,如图所示,因为计数器的输出 的状态与CD4051的输入信号 的大小是一一对应的,所以74LS138的输出也与 的大小相对应,则8只发光二极管可以将 分成8级进行指示3.电路安装与调试功率放大器的安装方法是,将整机争成4个电路板,即前置放大电路板、功率放大电路板、数字音量控制电路板和稳压电源电路板.各个电路板之间采用排线进行连接.功率放大器的电路调试方法是,先调整各个电路板的静态工作点和性能参数,再逐级的级联,进行整机联调.4.主要技术指标测试电路级联成功后就可以进行功率放大器整机性能指标的测试工作了,功率放大级接 、前置放大级接 、数字音量控制级接+5V；负载电阻RL=8 ,信号源为正弦波.输出Vop为负载电阻8 两端的电压,测试数据好下.（1）.额定输出功率Por测试测试数据如下表所示,(2)带宽BW测试f(3)非线性失真系数 测试（%）（4） .交流声功率测试（5） 整机效率测试（6） 发辉部分方波参数测试
为您推荐：
其他类似问题
接到同相段就成了正反馈了
如果接到同相端，那么就是正反馈，输出信号立即就成电源电压了，没有放大的作用，成了比较器了。接到反相端，反馈使得增益稳定，输出稳定
可以的，如果是同向放大器就接到反向端，若是反向放大器的话就接到同向端。
扫描下载二维码}